[發明專利]半導體電路、移位寄存器電路、顯示裝置以及電子設備

有效

• 申請號: 200710305143.3
• 申請日: 2007-10-08
• 公開（公告）號: CN101202113A
• 公開（公告）日: 2008-06-18
• 發明（設計）人: 韋拉龐·賈魯龐福爾;山內木綿子;仲島義晴
• 申請（專利權）人: 索尼株式會社
• 主分類號: G11C19/00
• 分類號: G11C19/00;G09G3/30
• 代理公司: 北京市柳沈律師事務所
• 代理人: 黃小臨

技術領域

本發明涉及半導體電路、移位寄存器電路和顯示裝置，并且具體地，涉及在絕緣襯底上形成的半導體電路、移位寄存器電路和顯示裝置。本發明還涉及其中并入了這種顯示裝置的電子設備。

背景技術

通常，公知的半導體電路，例如，移位寄存器電路，使用單相(single?phase)時鐘作為用于操作的參考時鐘，以便降低功耗，并使用鎖存電路，以便改進電勢保持特性，并且即使在采用諸如低溫多晶硅的具有較差晶體管特性的器件的情況下也可以操作(例如，參考日本未審專利申請，公開號2002-175050和10-302494)。

不但在使用低溫多晶硅的晶體管中，而且在使用具有缺陷的硅的晶體管中，晶體管特性靜態或動態地(瞬時地)變化(例如，參考“Characterizationof?Switching?Transient?Behavior?in?Polycrystalline-Silicon?Thin-Film?Transistors”，Hiroyuki?Ikeda，Japanese?Journal?of?Applied?Physics?Vol.43，No.2，2004，pp.477-484)。

圖10示出了根據日本未審專利申請公開號2002-175050的移位寄存器電路的結構。在圖10中，盡管為了簡單起見，僅僅示出了第n傳輸級(單元電路)101n和第(n+1)傳輸級101n+1，但是其他傳輸級具有相同的結構。通過以第n傳輸級101n為例，將對結構進行詳細描述。

圖10中，開關103連接在時鐘線102和第n傳輸級101n之間。使用時鐘選擇控制電路控制開關103接通和斷開，以便選擇性地供應從時鐘線102發送到第n傳輸級101n的單相水平傳輸時鐘HCK，稍后將描述時該鐘選擇控制電路。

第n傳輸級101n包括：鎖存電路104，其選擇性地鎖存通過開關103供應的水平傳輸時鐘HCK；緩沖器電路105，其輸出從鎖存電路104供應的鎖存脈沖；以及諸如OR電路106的時鐘選擇控制電路，其根據從第(n-1)傳輸級輸出的鎖存脈沖Ain和從第n傳輸級101n本身輸出的鎖存脈沖Aout控制開關103。

圖11示出鎖存電路104的結構。如圖11所示，鎖存電路104包括CMOS反相器201和CMOS反相器202，其中CMOS反相器201具有P溝道MOS晶體管Qp201和N溝道MOS晶體管Qn201，CMOS反相器202具有P溝道MOS晶體管Qp202和N溝道MOS晶體管Qn202。CMOS反相器201的輸入端(晶體管Qp201的柵極和晶體管Qn201的柵極的公共連接節點)與CMOS反相器202的輸出端(晶體管Qp202的漏極和晶體管Qn202的漏極的公共連接節點)連接。CMOS反相器202的輸入端(晶體管Qp202的柵極和晶體管Qn202的柵極的公共連接節點)與CMOS反相器201的輸出端(晶體管Qp201的漏極和晶體管Qn201的漏極的公共連接節點)連接。

現在將參考圖12描述具有上述結構的鎖存電路104的操作，圖12示出了圖示鎖存電路104的輸入/輸出電勢的變化的波形時序圖。注意，移位寄存器電路是通過輸出信號表征的特定電路，其長期時間處于低電平狀態(下文稱為“L-電平”狀態)并且其短期時間處于高電平狀態(下文稱為“H-電平”狀態)。可根據移位寄存器電路的邏輯反轉“L-電平”和“H-電平”。

在圖10中所示的開關103處于斷開狀態的時期A中，由于鎖存電路104的輸入/輸出電勢，即，CMOS反相器201的輸入端的電勢長期時間處于L-電平狀態(例如，地(GND)電平)，所以晶體管Qp201達到增強狀態并且晶體管Qn201達到抑制狀態。

在這個時期A中，由于CMOS反相器202的輸入端電勢(CMOS反相器201的輸出端電勢)長期時間處于H-電平狀態(例如，電源電勢VDD)，所以晶體管Qp202達到抑制狀態并且晶體管Qn202達到增強狀態。在這種情況下，當接通圖10中所示的開關103并且將水平傳輸時鐘HCK供應給鎖存電路104時，在時期B中，CMOS反相器201的輸入端電勢急速上升。

在與水平傳輸時鐘HCK的半個周期一樣短的時期C中，CMOS反相器201的輸入端電勢達到H-電平狀態，并且CMOS反相器202的輸入端電勢達到L-電平狀態。由于從增強狀態變化到抑制狀態所需要的時間比從抑制狀態變化到增強狀態成所需要的時間長，因而包括在鎖存電路104中的所有晶體管Qp201、Qn201、Qp202和Qn202都達到增強狀態。