[發(fā)明專利]實現(xiàn)HSPA信道編、解碼的方法、裝置及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200710304378.0
• 申請日: 2007-12-27
• 公開（公告）號: CN101471744A
• 公開（公告）日: 2009-07-01
• 發(fā)明（設計）人: 耿貴杰
• 申請（專利權）人: 大唐移動通信設備有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L12/56
• 代理公司: 北京信遠達知識產權代理事務所（普通合伙）
• 代理人: 王學強

技術領域

本發(fā)明涉及移動通信技術領域，尤其涉及實現(xiàn)HSPA信道編、解碼的方法、裝置及系統(tǒng)。

背景技術

HSPA(High-Speed?Packet?Access，高速分組接入)是3GPP提出的能夠提供遠遠高于現(xiàn)有3GPP?Release99?WCDMA(Wideband?Code?DivisionMultiple?Access，Wideband?CDMA，寬帶分碼多工存取)所能支持的數(shù)據速率的技術，其包括HSDPA(高速下行分組接入)和HSUPA(高速上行分組接入)；其中，HSDPA在下行鏈路上能夠實現(xiàn)高達14.4Mbit/s的速率，通過新的自適應調制與編碼以及將部分無線接口控制功能從無線網絡控制器轉移到基站中，實現(xiàn)了更高效的調度以及更快捷的重傳；HSUPA在上行鏈路中能夠實現(xiàn)高達5.76Mbit/s的速率。

現(xiàn)以HSDPA為例進行說明，當然HSUPA與其原理相同，在此不再贅述。HSDPA是第三代移動通信提高下行容量和數(shù)據業(yè)務速率的一種重要技術，是3GPP?Release5對于R99/R4的主要突破，利用HSDPA技術可以實現(xiàn)下行數(shù)據業(yè)務的高吞吐量、小延遲和高峰值數(shù)據速率等性能。HSDPA后向兼容R99及R4，運營商可以根據網絡建設發(fā)展的需要進行平滑升級，不會對現(xiàn)有的用戶造成影響。HSDPA同時適用于WCDMA?FDD(Frequency?Division?Duplex，頻分雙工)、UTRA?TDD(Terrestrial?Radio?Access地面無線接入，TimeDivision?Duplex時分雙工)和TD-SCDMA(Time?Division?SynchronousCDMA，時分-同步碼分多址)三種不同模式。

為了支持HSDPA，WCDMA?FDD、UTRA?TDD和TD-SCDMA系統(tǒng)增加了HS-DSCH(high?speed?downlink?shared?channel，高速下行共享信道)信道以承載高速下行業(yè)務數(shù)據。而WCDMA?FDD、UTRA?TDD和TD-SCDMA的HS-DSCH的處理流程基本類似。下面以TD-SCDMA系統(tǒng)的HS-DSCH的處理為例進行說明。

在TD-SCDMA系統(tǒng)中，HS-DSCH采用Turbo編碼，一個傳輸時間間隔(TTI)內只有一個傳輸塊，其編碼過程如圖1所示，而關于編碼步驟的詳細說明，可以參見3GPP?TS25.222，在此不再贅述；而圖1中的物理層HARQ(混合自動請求重傳)部分的比特收集和交織的實現(xiàn)基于TS25.222標準流程的實現(xiàn)過程如圖2所示：

下面以部分接收端處理過程描述為例：首先接收到的物理信道數(shù)據經過解信道映射和解星座重排，然后進入解交織處理；圖2中的解交織部分、其后的Buffer(緩存)2和控制模塊2共同完成解交織過程；其中，解交織過程的具體實現(xiàn)是通過控制Buffer2的寫入和讀出地址的產生來完成的，具體的地址產生機制為：地址跳變寫入Buffer2、地址順序從Buffer2讀出，以QPSK(Quadrature?Phase?Shift?Keying，四相相移鍵控)的解交織過程為例，Buffer2的數(shù)據結構/組織方式如圖3所示，地址順序從Buffer2讀出是指解交織過程的輸出數(shù)據順序從Buffer2的地址0(交織矩陣的0行0列)、地址1(交織矩陣的0行1列)、地址2(交織矩陣的0行2列)讀出，與此對應，地址跳變寫入Buffer2是指按照交織置換模式依次寫入Buffer2的地址x(交織矩陣的m行n列)；完成解交織處理的數(shù)據經過比特解擾進入解比特收集處理；圖中的Buffer1、解比特收集部分和控制模塊1共同完成解比特收集過程，與解交織過程的實現(xiàn)類似，解比特收集是通過控制Buffer1的寫入和讀出地址的產生來完成的，主要有地址順序寫入Buffer1、地址跳變從Buffer1讀出和地址跳變寫入Buffer1、地址順序從Buffer1讀出兩種地址產生機制；最后完成解比特收集處理的數(shù)據被送入其后的HARQ處理。