[發明專利]緩沖器電路

有效

• 申請號: 200710301530.X
• 申請日: 2007-12-21
• 公開（公告）號: CN101207379A
• 公開（公告）日: 2008-06-25
• 發明（設計）人: 呂鴻文;蘇朝琴
• 申請（專利權）人: 財團法人工業技術研究院
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K19/0185;H03K19/20
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 梁揮;祁建國

技術領域

本發明涉及于一種緩沖器電路，尤其涉及一種可用于數字設備(Digitaldevice)或系統中的緩沖器電路。

背景技術

緩沖器通常用于數據傳輸系統中。舉例而言，信號緩沖器電路可用于輸入界面處以接收或放大信號，增強信號驅動性能，及/或減少信號轉變時間。

通常使用模擬電路來設計緩沖器電路。模擬緩沖器電路的一實例可包括具有數種被動器件的差動對，包括電感器、電容器及電阻器。圖1A所示為一正向射極耦合邏輯(PECL)的模擬緩沖器電路100A。圖1A的PECL緩沖器100A具有輸入端子102及112，其接收彼此互補的獨立PECL信號。輸入端子102連接至NMOS晶體管106的柵極(Gate)，NMOS晶體管(NMOS?transistor)106耦接至柵極耦接地的PMOS晶體管104。輸入端子112連接至NMOS晶體管116的柵極，NMOS晶體管116耦接至柵極耦接地的PMOS晶體管114。PMOS晶體管104及114的源極連接至電源供應V_dd(例如，+4伏特)。PMOS晶體管104的漏極連接至NMOS?106的漏極(Drain)，且PMOS晶體管114的漏極連接至NMOS晶體管116的漏極。NMOS晶體管106及116的源極連接至可提供恒定電流的NMOS晶體管130。PMOS晶體管104的漏極通過作為為位準偏移器的NMOS晶體管108而連接至輸出端子140。PMOS晶體管114的漏極通過作為為位準偏移器的NMOS晶體管118而連接至輸出端子150。類似于NMOS晶體管130，NMOS晶體管132及134作為電流源來提供恒定電流源。PECL緩沖器100A構成電流切換差動緩沖器電路。此電路亦可通過設計減小信號擺動且實現最佳化信號差動，從而改良操作頻寬及噪聲容許度(Noise?tolerance)。可使用補償特定參數(諸如偏壓、頻寬及增益)的反饋電路來防止制程漂移(Process?drift)影響產品成品率(Productyield)。

盡管正向射極耦合邏輯緩沖器電路可在特定應用中提供高效率，但此電路具有復雜設計、消耗更多功率，且需要較大電路面積。因此，某些系統改為使用數字電路來減小功率消耗及電路面積。然而，數字電路可能出現噪聲容許度不佳的情況。另外，當數字電路以高頻率操作時，所得切換噪聲可能降低系統效率。

圖1B所示為美國專利第6,483,347號中所揭示的數字緩沖器。圖1B的緩沖器電路100B可包括附圖所示的排列的八個反相器。反相器12及22形成一差動反相器對。反相器40及50構成自偏壓電路。反相器60及70形成共模噪聲排斥電路。

發明內容

一符合本發明的實例提供一種具有一輸入端子及一輸出端子的緩沖器電路，其包含：一第一反相器，其具有一耦接至該輸入端子的輸入節點及一耦接至該輸出端子的輸出節點；一第二反相器，其具有一耦接至一參考電壓的輸入節點及一輸出節點；一第三反相器，其具有一耦接至該輸出端子的輸入節點及一耦接至該第二反相器的輸出節點的輸出節點；一第四反相器，其具有一耦接至該第二反相器的輸出節點的輸入節點及一耦接至該輸出端子的輸出節點；一第五反相器，其具有一輸入節點及一耦接至該輸出端子的輸出節點；一第六反相器，其具有一輸入節點及一耦接至該第二反相器的輸出節點的輸出節點；一第一電阻性器件，其耦接于該輸出端子與該第五反相器的輸入節點之間；及一第二電阻性器件，其耦接于該第二反相器的輸出節點與該第六反相器的輸入節點之間。

在另一實例中，一種緩沖器電路包含：一第一反相器，其具有一耦接至一第一輸入端子的輸入節點及一耦接至一第一輸出端子的輸出節點；一第二反相器，其具有一耦接至一第二輸入端子的輸入節點及一耦接至一第二輸出端子的輸出節點；一第三反相器，其具有一耦接至該第一輸出端子的輸入節點及一耦接至該第二輸出端子的輸出節點；一第四反相器，其具有一耦接至該第二輸出端子的輸入節點及一耦接至該第一輸出端子的輸出節點；一第五反相器，其具有一輸入節點及一耦接至該第一輸出端子的輸出節點；一第六反相器，其具有一輸入節點及一耦接至該第二輸出端子的輸出節點；一第一電阻性器件，其耦接于該第一輸出端子與該第五反相器的輸入節點之間；及一第二電阻性器件，其耦接于該第二輸出端子與該第六反相器的輸入節點之間。