[發(fā)明專利]計(jì)算機(jī)監(jiān)控終端及監(jiān)控方法

無效

• 申請?zhí)枺?/td>: 200710202959.3
• 申請日: 2007-12-10
• 公開（公告）號: CN101458642A
• 公開（公告）日: 2009-06-17
• 發(fā)明（設(shè)計(jì)）人: 謝明志;柯光隆
• 申請（專利權(quán)）人: 鴻富錦精密工業(yè)（深圳）有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種計(jì)算機(jī)監(jiān)控終端及監(jiān)控方法。

背景技術(shù)

參考圖1，現(xiàn)有的計(jì)算機(jī)監(jiān)控系統(tǒng)通常包括一計(jì)算機(jī)(PC)12、一計(jì)算機(jī)監(jiān)控終端14及若干終端設(shè)備16(例如溫度感測器、繼電器、攝像機(jī)及報(bào)警器等)，所述計(jì)算機(jī)監(jiān)控終端14包括一中央處理器(CPU)142及一微處理器(UP)144，所述中央處理器142通過網(wǎng)絡(luò)、串口或其它接口與所述計(jì)算機(jī)12連接以進(jìn)行數(shù)據(jù)傳輸，所述微處理器144通過其輸入/輸出接口GPIO與所述終端設(shè)備16連接，所述中央處理器142與所述微處理器144間可進(jìn)行數(shù)據(jù)傳輸，并控制所述微處理器144的一重啟端RESET。在這種架構(gòu)的計(jì)算機(jī)監(jiān)控系統(tǒng)中，所述計(jì)算機(jī)監(jiān)控終端14的中央處理器142僅處理后端操作即完成與計(jì)算機(jī)12的數(shù)據(jù)傳輸及進(jìn)行數(shù)據(jù)處理，所述微處理器144處理前端操作即完成與所述終端設(shè)備16之間的數(shù)據(jù)傳輸及進(jìn)行數(shù)據(jù)處理，所述中央處理器142的處理結(jié)果可通過所述微處理器144傳輸?shù)剿鼋K端設(shè)備16，上述終端設(shè)備16輸出的數(shù)據(jù)也可通過微處理器144傳輸?shù)街醒胩幚砥?42，進(jìn)而傳輸至所述計(jì)算機(jī)12，此外，在所述微處理器144死機(jī)或程序執(zhí)行錯誤時，通過所述中央處理器142即可向所述微處理器144的重啟端RESET發(fā)出指令，使所述微處理器144重啟，避免由于所述微處理器144工作異常導(dǎo)致整個計(jì)算機(jī)監(jiān)控系統(tǒng)停止工作。

但是上述計(jì)算機(jī)監(jiān)控系統(tǒng)也存在一些缺點(diǎn)，例如在微處理器144重啟過程中計(jì)算機(jī)12將無法與終端設(shè)備16進(jìn)行數(shù)據(jù)傳輸，降低了所述計(jì)算機(jī)監(jiān)控系統(tǒng)的工作穩(wěn)定性及可靠性，而且當(dāng)微處理器144損壞后，整個計(jì)算機(jī)監(jiān)控系統(tǒng)將停止工作。

發(fā)明內(nèi)容

鑒于以上內(nèi)容，有必要提供一種計(jì)算機(jī)監(jiān)控終端及監(jiān)控方法，能夠提供容錯復(fù)原功能，在所述監(jiān)控終端的一微處理器工作異常時維持整個計(jì)算機(jī)監(jiān)控終端正常工作。

一種計(jì)算機(jī)監(jiān)控終端，包括一中央處理器，所述中央處理器包括第一至第三輸出端；一與所述中央處理器進(jìn)行數(shù)據(jù)傳輸?shù)牡谝晃⑻幚砥鳎龅谝晃⑻幚砥靼ㄒ恢貑⒍思耙惠敵龆耍龅谝晃⑻幚砥鞯闹貑⒍伺c所述中央處理器的第一輸出端連接，用于接收所述中央處理器的重啟信號；一與所述中央處理器進(jìn)行數(shù)據(jù)傳輸?shù)牡诙⑻幚砥鳎龅诙⑻幚砥靼ㄒ恢貑⒍思耙惠敵龆耍龅诙⑻幚砥鞯闹貑⒍伺c所述中央處理器的第二輸出端連接，用于接收所述中央處理器的重啟信號；和一切換開關(guān)，所述切換開關(guān)包括兩輸入端、一輸出端及一控制端，所述切換開關(guān)的兩輸入端分別與所述第一和第二微處理器的輸出端連接，所述控制端與所述中央處理器的第三輸出端連接以接收所述中央處理器產(chǎn)生的一控制信號，所述控制信號選擇性地使所述切換開關(guān)的兩輸入端之一與其輸出端導(dǎo)通。

一種應(yīng)用上述計(jì)算機(jī)監(jiān)控終端的監(jiān)控方法，包括以下步驟：

所述中央處理器控制所述切換開關(guān)選定所述第一微處理器進(jìn)行數(shù)據(jù)傳輸；和

當(dāng)所述第一微處理器工作異常時，所述中央處理器控制所述切換開關(guān)選定所述第二微處理器進(jìn)行數(shù)據(jù)傳輸，并輸出一重啟信號至所述第一微處理器。

上述計(jì)算機(jī)監(jiān)控終端的中央處理器可根據(jù)所述第一和第二微處理器的工作狀態(tài)控制所述切換開關(guān)，在所述第一和第二微處理器之一工作異常時，通過所述第一和第二微處理器中另一與所述終端設(shè)備完成數(shù)據(jù)傳輸，并發(fā)出控制信號使工作異常的微處理器重啟，使所述計(jì)算機(jī)監(jiān)控終端具有容錯復(fù)原功能，提高所述計(jì)算機(jī)監(jiān)控終端的工作穩(wěn)定性及可靠性。

附圖說明

下面結(jié)合附圖及較佳實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)描述：

圖1是現(xiàn)有計(jì)算機(jī)監(jiān)控系統(tǒng)的原理圖。

圖2是本發(fā)明計(jì)算機(jī)監(jiān)控終端的較佳實(shí)施方式的原理圖。

具體實(shí)施方式

參考圖2，本發(fā)明計(jì)算機(jī)監(jiān)控終端的較佳實(shí)施方式包括一中央處理器22、一第一微處理器24、一第二微處理器26及一切換開關(guān)28，所述中央處理器22包括三個輸出端GPIO1~GPIO3、一數(shù)據(jù)輸入端及一數(shù)據(jù)輸出端，所述第一和第二微處理器24和26均包括一輸出端GPIO、一重啟端RESET及一輸入端，所述切換開關(guān)28包括兩輸入端X和Y、一輸出端GPIO及一控制端SELECT，所述切換開關(guān)28的控制端SELECT接收所述中央處理器22發(fā)出的一控制信號后可選擇性將其輸入端X和Y之一與其輸出端GPIO導(dǎo)通。