[發明專利]使用地址快取的序列傳輸接口的內存模塊、序列傳輸控制器與控制方法

無效

• 申請號: 200710196838.2
• 申請日: 2007-12-11
• 公開（公告）號: CN101458673A
• 公開（公告）日: 2009-06-17
• 發明（設計）人: 李育柱;陳文寬
• 申請（專利權）人: 凌陽科技股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

1.一種使用地址快取的序列傳輸接口的內存模塊，其特征在于，該內存模塊包括：

一序列并行轉換器，是接收一系統芯片的一參考頻率信號、一芯片使能信號以及經由復數條信號線以序列方式所傳輸的控制命令信號、地址信號、與數據信號，進而輸出一控制命令、一地址總線信號以及一數據總線信號；

一閃存陣列，是用來儲存前述數據總線信號；

一地址緩存器，是根據前述地址總線信號用以作為存取地址；

一地址累加器，當該序列傳輸接口的內存模塊存取完數據后，該地址累加器將前述地址緩存器所儲存的該存取地址累加后，進而回存至前述地址緩存器；以及

一閃存控制器，是接收前述控制命令、以及接收前述地址緩存器所儲存的存取地址，用以對前述閃存陣列中的數據存取進行控制，該閃存控制器將前述閃存陣列中所讀取的數據傳輸給該序列并行轉換器或從該序列并行轉換器所接收的數據儲存至前述閃存陣列中；

其中，當前述序列并行轉換器接收到的該控制命令信號為一般命令后，前述序列并行轉換器會將該控制命令信號后續的部分位信號做為存取地址儲存到前述地址緩存器中，之后前述閃存控制器開始進行數據的存取；當前述序列并行轉換器接收到的該控制命令信號為特殊命令后，前述閃存控制器開始存取數據。

2.如權利要求1所述所記載的使用地址快取的序列傳輸接口的內存模塊，其特征在于前述序列并行轉換器可利用單一位進行數據傳輸。

3.如權利要求1所述所記載的使用地址快取的序列傳輸接口的內存模塊，其特征在于前述序列并行轉換器可利用多重位進行數據傳輸。

4.一種使用地址快取的序列傳輸接口的控制方法，該序列傳輸接口是由一系統芯片利用復數條信號線以序列方式傳輸控制命令、M位地址以及復數字節數據給一內存模塊，該系統芯片在接收一存取命令后開始對內存模塊進行存取動作，其特征在于，該控制方法是包含下列步驟：

檢測存取地址是否有連續性，是由前述系統芯片檢測該存取命令要存取前述內存模塊的存取地址與存取命令前一次所存取的前述內存模塊的存取地址是否有連續性，其中，當該存取地址無連續性時，前述系統芯片經由前述復數條信號線依序送出該控制命令與該M位地址后，再存取前述內存模塊中的數據，且該控制命令為一般命令，當該存取地址有連續性時，前述系統芯片經由前述復數條信號線送出該控制命令后，進而直接存取前述內存模塊的數據，且該控制命令為特殊命令；

前述內存模塊接收前述系統芯片所送出的前述控制命令，其特征在于，

當前述內存模塊所接收到的前述控制命令為前述一般命令時，該內存模塊將后續接收該M位地址儲存于一第一地址緩存器，進而更新前述存取地址，再根據該第一地址緩存器所儲存的該存取地址去接收或傳送數據給前述系統芯片；

當前述內存模塊所接收到的前述控制命令為前述特殊命令時，則該內存模塊直接根據前述第一地址緩存器所儲存的該存取地址去接收或傳送數據給前述系統芯片；以及

該序列傳輸接口的內存模塊存取完該存取命令的數據后，將最后所存取的該存取地址累加后回存至前述第一地址緩存器。

5.如權利要求4所述所記載的使用地址快取的序列傳輸接口的控制方法，其特征在于前述系統芯片存取完該存取命令的數據后，將最后所存取的該存取地址儲存至一第二地址緩存器，藉以在前述檢測該存取地址是否具有連續性時，以該第二地址緩存器記錄上一次存取的序列傳輸接口的內存的地址。

6.一種使用地址快取的序列傳輸接口的序列傳輸控制器，是以復數條信號線以序列方式輸出控制命令信號、M位地址信號以及復數字節數據信號給一內存模塊，該序列傳輸控制器是配置于一系統芯片中，且該系統芯片在接收一存取命令后開始對內存模塊進行存取動作，其特征在于，該序列傳輸控制器包含：

一地址緩存器，是儲存存取地址；

一數據緩存器，是用以儲存暫存數據；

一地址累加器，當該序列傳輸控制器存取完該存取命令所欲存取的數據后，該地址累加器將前述地址緩存器所儲存的存取地址進行累加后，存回至前述地址緩存器；

一地址比較器，是比較前述地址緩存器中所儲存的存取地址與該序列傳輸控制器的存取命令目前所要存取的存取地址是否相同，進而產生一比較信號與一地址信號，其中，當該存取地址相同時，該比較信號為第一位準，否則該比較信號為第二位準；

一命令控制器，是接收前述比較信號，進而輸出一控制命令信號，其中當該比較信號為第一位準時，該控制命令信號為特殊命令，而當該比較信號為第二位準時，該控制命令信號為一般命令；以及

一序列并行轉換器，是根據前述控制命令信號輸出一參考頻率與一芯片使能信號，并將前述控制命令信號與前述地址比較器所輸出的該地址信號轉換成序列信號后輸出，并將前述數據緩存器中暫存的數據轉換成序列信號輸出，或接收前述內存模塊的序列信號后儲存至前述數據緩存器中；

其中，當前述比較信號為第一位準時，前述序列并行轉換器會在輸出前述控制命令信號后，即開始接收或傳送該數據信號；而當前述比較信號為第二位準時，前述序列并行轉換器會在輸出前述控制命令信號后，接著輸出前述M位地址信號，才開始接收或傳送該數據信號。