[發明專利]一種微控制器

有效

• 申請號: 200710188207.6
• 申請日: 2007-11-09
• 公開（公告）號: CN101178702A
• 公開（公告）日: 2008-05-14
• 發明（設計）人: 曹健雄;陳光勝;潘松
• 申請（專利權）人: 上海海爾集成電路有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F13/40;G06F11/36
• 代理公司: 北京同立鈞成知識產權代理有限公司
• 代理人: 劉芳

1.一種微控制器，包括：CPU，程序存儲器，數據存儲器，在線調試器，串行數據接口，時鐘輸入接口，用于為所述串行數據接口提供輸入串行數據所需的時鐘；所述CPU、程序存儲器、數據存儲器、在線調試器通過內部總線相互連接，其特征在于，還包括：

模式切換裝置，與所述串行數據接口、CPU、在線調試器和內部總線連接，用于在仿真模式和工作模式間進行切換，并將所述串行數據接口輸入的數據信號傳輸到內部總線；

如果切換到仿真模式，則模式切換裝置通過對所述CPU和/或所述在線調試器的控制操作，使得所述在線調試器獲得所述內部總線的控制權；??

如果切換到工作模式，則模式切換裝置通過對所述CPU和/或所述在線調試器的控制操作，使得所述CPU獲得所述內部總線的控制權。

2.根據權利要求1所述的微控制器，其特征在于，所述在線調試器包括：

端口數據輸入移位寄存器，與所述模式切換裝置連接，用于在仿真模式下，通過模式切換裝置接收串行數據接口輸入的數據信號；

端口數據輸出移位寄存器，與所述模式切換裝置、CPU中的存儲器直接存取連接，用于接收CPU的處理后輸出的數據信號，并通過所述模式切換裝置和所述串行數據接口輸出；

協議分析單元，與連接CPU的時鐘發生器、所述CPU、所述端口數據輸出移位寄存器連接，用于對所述端口數據輸入移位寄存器輸出的數據信號進行處理，生成至少如下三類仿真控制信號：

CPU時鐘控制信號，該信號傳輸到所述連接CPU的時鐘發生器，用于在仿真的過程中，控制CPU時鐘的使能或停止；

調試控制信號，該信號傳輸到CPU，用于對CPU的數據處理過程進行仿真控制；

數據輸出控制信號，該信號傳輸到所述端口數據輸出移位寄存器，用于控制端口數據輸出移位寄存器的數據輸出。

3.根據權利要求1或2所述的微控制器，其特征在于，所述模式切換裝置根據程序存儲器中存儲的與所述模式切換裝置對應的控制字來進行仿真模式和工作模式的切換。

4.根據權利要求3所述的微控制器，其特征在于，所述模式切換裝置包括：

鎖存器，其輸入端用于輸入程序存儲器中存儲的與所述模式切換裝置對應的控制字；

數字開關，與所述鎖存器的輸出端、串行數據接口連接，用于根據所述鎖存器的輸出結果，將串行數據接口輸入的數據信號傳輸給所述內部總線和/或所述在線調試器和/或CPU。

5.根據權利要求1所述的微控制器，其特征在于，還包括在線編程接口單元，與所述程序存儲器和所述在線調試器連接，用于根據在線調試器輸出的控制信號，對程序存儲器進行讀寫操作。

6.根據權利要求2所述的微控制器，其特征在于，對CPU的數據處理過程進行仿真控制具體包括：進行步越和/或運行和/或暫停和/或單步和/或斷點設置的控制。