[發明專利]優化差分相移鍵控光傳輸系統的裝置及方法

有效

• 申請號: 200710186704.2
• 申請日: 2007-11-12
• 公開（公告）號: CN101436906A
• 公開（公告）日: 2009-05-20
• 發明（設計）人: 周偉勤;施社平;葛超;陳雪;謝幸初;符方偉
• 申請（專利權）人: 中興通訊股份有限公司;北京郵電大學
• 主分類號: H04B10/158
• 分類號: H04B10/158;H04J14/02;H04L27/22
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 尚志峰;吳孟秋

技術領域

本發明涉及一種優化差分相移鍵控光傳輸系統的裝置。?

背景技術

隨著通信業務的巨幅增長，高速率、大容量的長距離傳輸技術成為近年來光纖通信研究的熱點。為提高頻譜利用率、降低成本，窄通道間隔DWDM網絡將得到越來越多的應用。差分相移鍵控(DPSK)相比于非歸零(NRZ)調制格式具有3dB接收機靈敏度的提高、優越的非線性性能等優點。?

在DPSK調制中，數據信息調制在光載波相鄰比特的相位差上，在直接強度檢測接收前常用延遲1比特的MZDI(Mach-ZehnderDelay?Interferometer)解調器進行解調。為使兩臂的光信號盡可能滿足干涉條件，通常需要對解調器的延遲和相位進行控制，因此，專利[CN1798121A]公開了一種反饋控制MZDI延遲時間的裝置如圖1所示。其包括干涉儀結構(3)，該干涉儀結構具有用來接收DPSK調制的光信號的輸入端口(1)、輸出端口(8)以及從所述輸入端口(1)延伸到所述輸出端口(8)的第一和第二臂(4、5)；用于在包括T的范圍內微調所述兩個臂(4、5)延遲時間差的調整裝置(5、7、14、16)；被連接到干涉儀結構(3)的輸出端口(8)的光/電轉換器(10)；以及被連接到光/電轉換器(10)的輸出的帶通濾波器(12)，其通帶不包括1/T(T是比特周期)。所述調整裝置(5、7、?14、16)適于根據帶通濾波器(12)的輸出功率電平來調整延遲時間。?

上述解調器通過微調MZDI延遲時間可以實現穩定地延遲1比特時間的目的，解決了光信號頻率偏移帶來眼圖張開度代價的問題，但在DWDM系統中，如果合分波器的帶寬較窄，MZDI延遲1比特會引入顯著的碼間干擾，從而使得DPSK應用在窄的通道間隔系統中有更大的代價。?

發明內容

考慮到上述問題而做出本發明，為此，本發明的主要目的在于，提供一種優化差分相移鍵控光傳輸系統的裝置，其包括：?

延遲干涉儀，用于將差分相移鍵控信號分成兩路子信號進行干涉，其中一路子信號的延遲時間可調。信號經延遲干涉儀干涉后解調為兩路光信號，并將光信號輸出到平衡接收機；?

平衡接收機，用于接收來自延遲干涉儀的光信號，并對光信號進行光電轉換和差分放大后將生成的電信號提供給時鐘數據恢復單元；以及?

時鐘數據恢復單元，用于接收來自平衡接收機的電信號，以對電信號進行時鐘同步和數據判決來恢復原始數據；?

誤碼檢測模塊，用于接收來自時鐘數據恢復單元的信號以檢測所接收的信號的誤碼率，并將誤碼率輸出到反饋控制單元；以及?

反饋控制單元，用于接收來自誤碼檢測模塊的誤碼率，并根據誤碼率調節延遲干涉儀，以調節子信號中的一路的延遲，其中，?

反饋控制單元用于存儲并比較第一狀態和第二狀態，如果第一狀態大于第二狀態，則將第二狀態保存為第一狀態，并在第二預定延遲時間相對于第一預定延遲時間相同的改變方向上將延遲干涉儀的第二預定延遲時間改變特定值，否則，如果第一狀態小于第二狀態，則保存第一狀態，并在第二預定延遲時間相對于第一預定延遲?時間相反的改變方向上將延遲干涉儀的第一預定延遲時間改變特定值；其中，將延遲干涉儀的延遲時間設置到第一預定延遲時間并將反饋控制單元設置為初始狀態，在第一預定延遲時間處進行微調以使誤碼檢測模塊在第一預定延遲時間處檢測到的誤碼率最小，并將第一預定延遲時間處的最小誤碼率作為第一狀態；將延遲干涉儀的延遲時間改變為與第一預定延遲時間相差特定值的第二預定延遲時間并在第二預定延遲時間處進行微調，以使誤碼檢測模塊在第二預定延遲時間處檢測到誤碼率最小，并將第二預定延遲時間處的最小誤碼率作為第二狀態；反饋控制單元還用于重復調整第二預定延遲時間重新得到第二狀態，并將重新得到的第二狀態與第一狀態進行比較，直到在再次出現第一狀態小于第二狀態時，確定再次出現第一狀態小于第二狀態時的第一狀態所對應的延遲時間為差分相移鍵控系統的最優延遲時間。?

延遲干涉儀可包括：分束器，用于將差分相移鍵控信號均分成兩路子信號；可調延遲模塊，用于使由分束器進行分束的子信號中的一路產生延遲；以及耦合器，用于對延遲的子信號和由分束器輸出的另一路子信號進行干涉，并將干涉后產生的兩路光信號輸出到平衡接收機，其中，兩路光信號分別為信號相長和信號相消。?

可調延遲模塊可以針對不同的系統進行配置來改變子信號中的一路的延遲時間。?

延遲時間可以設置在大于0至小于2T的范圍內，其中，T為比特周期。?