[發明專利]時間交錯式模擬至數字轉換器及其自我校正方法

有效

• 申請號: 200710185079.X
• 申請日: 2007-11-06
• 公開（公告）號: CN101431334A
• 公開（公告）日: 2009-05-13
• 發明（設計）人: 徐建昌
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/34
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

技術領域

本發明涉及模擬至數字轉換器，特別是涉及一種時間交錯式模擬至數字轉換器及其自我校正方法。

背景技術

模擬至數字轉換器(Analog-to-Digital?Converter，ADC)是一種很常見的電路組件，可將模擬形式的輸入訊號轉換成數字形式的輸出訊號，其應用領域十分廣泛，例如用于各種通訊系統的模擬前端當中。對于快閃式ADC(Flash?ADC)以及似快閃式ADC(Flash-like?ADC，例如折迭式ADC(FoldingADC))而言，為了加快其運作速度，常會使用多個并聯操作、分別以不同相位的頻率訊號來進行取樣的子ADC(sub-ADC)來組成單一個時間交錯式ADC(Time-interleavedADC)。理論上，當所包含的子ADC的數量越多，時間交錯式ADC的運作速度也會越快。

雖然時間交錯式ADC可以提供較快的訊號轉換速度，然而卻因其包含有多組子ADC的本質而面臨了一些問題。舉例來說，多個子ADC之間可能會面臨時序偏移(Timing?skew)的問題，而由于如工藝上的極限等因素而導致多個子ADC之間的增益不匹配(Gain?mismatch)、偏移不匹配(Offsetmismatch)等現象，也成為時間交錯式ADC于設計時必須克服的問題。

發明內容

因此，本發明的目的之一，在于提供一種時間交錯式模擬至數字轉換器的自我校正方式，以消除多個子ADC之間的增益不匹配及偏移不匹配的現象。

本發明的實施例披露了一種時間交錯式模擬至數字轉換器，其包含有一第一、一第二子模擬至數字轉換器、以及一校正模塊。該第一子模擬至數字轉換器包含有：一第一電阻串，用來提供一第一組參考電位；一第一組前置放大單元，耦接于該第一電阻串以及一輸入訊號線，用來放大該第一組參考電位中的每一個與該輸入訊號線上的一輸入電位間的差異以產生一第一組放大訊號；以及一第一數字值決定模塊，耦接于該第一組前置放大單元，用來依據該第一組放大訊號產生一第一數字值。該第二子模擬至數字轉換器包含有：一第二電阻串，用來提供一第二組參考電位；一第二組前置放大單元，耦接于該第二電阻串以及該輸入訊號線，用來放大該第二組參考電位中的每一個與該輸入訊號線上的該輸入電位間的差異以產生一第二組放大訊號；以及一第二數字值決定模塊，耦接于該第二組前置放大單元，用來依據該第二組放大訊號產生一第二數字值。該校正模塊則包含有：一切換模塊，耦接于該第一電阻串以及該輸入訊號線，包含有多個用來選擇性地將該第一組參考電位中的一個提供至該輸入訊號線上的開關；以及一校正引擎，耦接于該第一、第二組前置放大單元以及該第一、第二數字值決定模塊，用來依據該第一數字值來校正該第一組前置放大單元以及依據該第二數字值來校正該第二組前置放大單元；其中，該第一數字值決定模塊包括：一第一組比較單元，耦接于該第一組前置放大單元，用來依據該第一組放大訊號產生一第一組比較結果訊號；和一第一編碼單元，耦接于該第一組比較單元，用來依據該第一組比較結果訊號產生所述第一數字值；該第二數字值決定模塊包括：一第二組比較單元，耦接于該第二組前置放大單元，用來依據該第二組放大訊號產生一第二組比較結果訊號；和一第二編碼單元，耦接于該第二組比較單元，用來依據該第二組比較結果訊號產生所述第二數字值。