[發(fā)明專利]電源電路及其中使用的控制電路

有效

• 申請?zhí)枺?/td>: 200710184809.4
• 申請日: 2007-10-29
• 公開（公告）號: CN101174794A
• 公開（公告）日: 2008-05-07
• 發(fā)明（設計）人: 能登原保夫;田村建司;船山裕治;奧山敦;梅田弘樹
• 申請（專利權）人: 株式會社日立制作所;日立空調(diào)·家用電器株式會社
• 主分類號: H02M3/155
• 分類號: H02M3/155;H02M5/44;H02P27/06
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 李貴亮

技術領域

本發(fā)明涉及將交流電壓變換為升壓后的直流電壓的電源電路及控制電路。

背景技術

進行單相交流電源的功率因數(shù)改善或高次諧波電流抑制的電源電路被廣泛使用。其中，使用了具備電抗器(reactor)、開關元件和二極管的升壓斬波器(chopper)電路的電源電路，其電路構成以及控制構成簡單，被用作不需要向電源再生的逆變器控制裝置(變頻空調(diào)器等)等的電源。

提出了很多利用升壓斬波器電路的功率因數(shù)改善方法或高次諧波電流抑制方法。其中，在專利文獻1中公開了如下方式：不檢測成為基準的正弦波電流指令波形和電源相位，而僅利用電源電流瞬時值和比例增益，將輸入電流波形控制為與電源電壓同步的正弦波波形的方式(以下稱為“基本方式”)。

另外，在專利文獻2和專利文獻3中，公開了應用專利文獻1所記載技術的技術。專利文獻2中，為了解決當減小平滑電容器的電容時直流電壓的脈動成分變大的問題，公開了以直流電壓的脈動成分對升壓斬波器電路的開關元件的導通比信號進行修正，由此降低直流電壓的脈動成分的方式。具體而言，進行對導通比信號加上直流電壓的脈動成分的修正。通過利用該方式，可降低平滑電容器的電容，實現(xiàn)電源電路的低成本化。

在專利文獻3中，以升壓斬波器電路的高效化為目的，公開了使輸入電流的最大值附近的開關動作停止的升壓比一定控制方式。

專利文獻1和專利文獻2的記載以在電源周期的整個范圍內(nèi)進行開關動作為前提，但在該整個范圍開關方式中，存在開關損耗增加、電路效率降低的問題。因此，升壓比一定控制方式是在繼承了上述基本方式的想法(不檢測成為基準的正弦波電流指令波形和電源相位)的同時，使電源電流的最大值附近的開關動作停止來降低損耗的方式。

這樣，基本方式及其應用技術能以簡單的控制構成使升壓斬波器電路動作，是優(yōu)異的控制方法。

專利文獻1：特開平1-114372號公報

專利文獻2：專利第2809463號公報

專利文獻3：專利第2796340號公報

專利文獻3所記載的技術是不檢測成為基準的正弦波電流指令波形和電源相位，而使電源電流的最大值附近的開關動作停止的方式，是優(yōu)異的控制方法，但當電源電路的輸出(直流電壓)側(cè)連接的負載的耗電量增加時，存在輸入電流波形的零值附近產(chǎn)生畸變的問題。

另外，如上所述，該方式能使輸入電流的最大值附近的開關動作停止，可降低開關損耗，但無法實現(xiàn)更進一步降低損耗(提高效率)。

如上所述，專利文獻所記載的技術存在當輸入電流增大時輸入電流波形畸變的問題，并且針對進一步降低損耗的要求無法滿足。

發(fā)明內(nèi)容

本發(fā)明的課題在于，提供一種能夠降低輸入電流的畸變來降低損耗的電源電路及其中使用的控制電路。

為了解決所述課題，本發(fā)明的電源電路包括：整流電路，其將交流電壓變換為直流；升壓斬波器電路，其基于導通比信號使所述整流電路的輸出電壓升壓；平滑電路，其使所述升壓斬波器電路的輸出電壓平滑；和控制單元，其生成所述導通比信號；所述控制單元具備下述功能：生成所述平滑電路的直流電壓脈動信息，并且基于所述直流電壓脈動信息對所述導通比信號進行修正或變更。具體而言，從以所述升壓比一定控制方式算出的升壓斬波器電路的開關元件的導通比中減去直流電壓的脈動成分，從而來改善輸入電流波形畸變。另外，利用直流電壓的脈動成分，在電源周期的半周期的各自的后半部分，使開關動作停止或以一定導通比進行動作，由此降低開關損耗。

(發(fā)明效果)

根據(jù)本發(fā)明，可降低輸入電流的畸變，降低損耗。

附圖說明

圖1是本發(fā)明的第一實施方式的電源電路的構成圖；

圖2是本發(fā)明的第一實施方式的運算單元的構成框圖；

圖3是利用了專利文獻2的技術的動作波形圖；

圖4是本發(fā)明的第一實施方式的電源電路的動作波形圖；

圖5是表示本發(fā)明的第一實施方式的電源電路的控制電路的一例的外觀圖；

圖6是本發(fā)明的第二實施方式的電源電路的構成圖；

圖7是表示馬達轉(zhuǎn)速與升壓比、直流電壓的關系的圖；

圖8是表示本發(fā)明的第二實施方式的電源電路的一例的外觀圖；

圖9是本發(fā)明的第三實施方式的運算單元的構成框圖；

圖10是本發(fā)明的第三實施方式的動作波形圖；

圖11是本發(fā)明的第四實施方式的運算單元的一構成框圖；

圖12是本發(fā)明的第四實施方式的運算單元的另一構成框圖；

圖13是本發(fā)明的第四實施方式的運算單元的另一構成框圖；