[發明專利]專用集成電路中I/O塊的優化布置和驗證的方法和裝置無效
| 申請號: | 200710182357.6 | 申請日: | 2007-10-18 |
| 公開(公告)號: | CN101165694A | 公開(公告)日: | 2008-04-23 |
| 發明(設計)人: | A·齊夫;A·斯特恩;B·葉格爾 | 申請(專利權)人: | 國際商業機器公司 |
| 主分類號: | G06F17/50 | 分類號: | G06F17/50 |
| 代理公司: | 北京市中咨律師事務所 | 代理人: | 于靜;李崢 |
| 地址: | 美國*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 專用 集成電路 優化 布置 驗證 方法 裝置 | ||
技術領域
本發明涉及用于集成電路設計的計算機輔助設計工具的領域,更具體地說,涉及用于優化專用集成電路(ASIC)中的輸入/輸出(I/O)塊的布置和驗證的系統和過程。
背景技術
設計ASIC的主要和必要部分是將I/O組(book)捆綁到芯片邏輯設計并將其分配到芯片封裝引腳。當前,使用復雜和難以理解的文本文件來執行將I/O信號規劃和分配到IC封裝引腳。此外,由具有若干專業級別的人員來執行分配工作。在一個級別,邏輯設計工程師負責將內部邏輯連接到I/O組。在另一個級別,封裝設計師負責設計封裝并在封裝中分配適當的引腳。在再一個級別,電路板或系統工程師負責外圍接口的位置和技術。在又一個級別,技術工程師負責將I/O組連接到封裝引腳并檢查以確保所述分配在技術約束的范圍內。此外,完成這些任務的技術數據散布于數個文件中,每個文件都用于特定用途。但是,大多數文件都包含重復數據。
圖1是示出了典型現有技術的ASIC?I/O規劃工作流的流程圖。首先采取的步驟之一是,一旦芯片供應商與客戶簽訂了合同(步驟10),就選擇IC的技術和封裝類型(步驟12)。然后培訓客戶相關的技術和所選技術的設計方針(步驟14)。通過使用供應商提供的設計工具套件(步驟16),用戶(即,客戶)生成必要的I/O規劃文件,即,IOSpecList(步驟18)。IOSpecList是一個數據庫,該數據庫對于每個I/O信號都包含一個記錄,所述記錄具有多個保存與該I/O信號相關的信息的關鍵字-值對。
然后必須執行若干檢查和驗證,包括:I/O規劃是否遵守技術規則(步驟20);I/O規劃是否與封裝對準(步驟22);I/O規劃是否遵守封裝規則(步驟24);I/O規劃是否適合卡設計(步驟26);以及I/O規劃是否與芯片體系結構對準(步驟28)。如果不滿足這些條件中的任何一個條件,則必須修改I/O規劃文件并再次執行檢查。一旦滿足了所有條件,則I/O規劃文件就準備就緒可供處理。
上述I/O分配過程容易出錯且繁瑣。技術工程師負責分配由邏輯設計人員提供的邏輯信號。根據由封裝和電路板工程師接收的I/O數據來執行I/O分配。但是,在第一輪分配工作結束之后,技術工程師必須檢查技術違反并在必要時重新分配引腳。技術文件、邏輯設計、封裝或板數據中的任何更改都會導致技術工程師需要重新運行技術檢查并驗證新的分配。因此,通常此方法將產生大量的I/O規劃反復。此外,對I/O信號的更改可能直至最后一分鐘還會出現。這些更改通常由芯片設計團隊與客戶說明之間的誤解或由技術的錯誤解釋所導致。
因此,需要一種用戶友好的基于GUI的I/O引腳分配設計工具,該工具能夠讀取各種I/O技術文件(例如,圖像/封裝交叉引用文件(xref)、物理設計文件(PDL)、IO規劃文件、圖像設計文件(IFS)等),并向用戶提供單個簡單易用的接口來進行引腳I/O分配并自動檢查技術違反和封裝規則。此外,該設計工具優選地是能夠在多個平臺上執行的獨立應用。
發明內容
本發明是一種克服了現有技術的問題和缺點的在ASIC封裝模塊中布置和驗證I/O引腳的系統和過程。所述系統讀取并分析包含芯片設計、技術和封裝相關的信息的多個數據文件。將分析的數據存儲在單個I/O分配信息數據庫中,該數據庫用于存儲和組織來自所有芯片設計、技術和封裝文件的所有數據。通過三組密鑰來控制對數據庫的訪問,且每組中的每個密鑰都是唯一的。這三組密鑰包括:倒裝芯片區域陣列封裝或I/O槽(即,芯片布線接合連接)上的引腳名稱、封裝引腳配位(coordination)以及可控塌陷芯片連接(C4)。使用這三個密鑰以及I/O分配信息數據庫的內容來構建封裝引腳的動態圖形視圖。用戶輸入引腳分配數據,并且作為響應,系統根據一組技術約束來驗證所述數據并相應地更新分配數據庫。
要指出的是,在此說明的本發明的一些方面可以被理解為在嵌入式設備中作為固件執行的軟件對象、在嵌入式或非嵌入式計算機系統(例如,運行實時操作系統(例如,WinCE、Symbian、OSE、嵌入式LINUX等)或非實時操作系統(例如,Windows、UNIX、LINUX等)的數字信號處理器(DSP)、微型計算機、小型計算機、微處理器等)上作為軟件應用的一部分執行的軟件對象、或包含在專用集成電路(ASIC)或現場可編程門陣列(FPGA)中的軟核實現的HDL電路,或在功能上等價的分離硬件組件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業機器公司,未經國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710182357.6/2.html,轉載請聲明來源鉆瓜專利網。





