[發明專利]用于動態邏輯電路的混合保持器電路

無效

• 申請號: 200710181244.4
• 申請日: 2007-10-25
• 公開（公告）號: CN101183866A
• 公開（公告）日: 2008-05-21
• 發明（設計）人: 吳界雄;鄺仁德;亞伯拉罕·馬修斯;特隆·V.·梁;杰斯羅·C.·勞;彼得·J.·克里姆
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H03K19/096
• 分類號: H03K19/096
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王以平

1.一種混合保持器電路，用于用電源供電并具有用第一反相邏輯門耦合到邏輯輸出的動態節點的動態邏輯電路，該動態節點響應時鐘信號的預充電階段而被預充電并且響應時鐘信號的求值階段和根據多個邏輯輸入的布爾邏輯組合而被求值，該混合保持器電路包括：

NFET，其具有被耦合到電源的第一電位的漏極端子、被耦合到第一柵信號的柵極端子、和源極端子；以及

第一PFET，其具有被耦合到第二柵信號的柵極端子、被耦合到第一電位的源極端子、和被耦合到NFET源極端子從而形成被耦合到動態節點的公共節點的漏極端子，

其中，從公共節點耦合到動態節點的電流大小相當于NFET源極電流和第一PFET漏極電流的組合并且由第一柵信號的電平、第二柵信號的電平和公共節點的電壓電平所決定。

2.根據權利要求1所述的混合保持器電路，其中，第一PFET的柵極端子被耦合到作為第一柵信號的電源的第二電位。

3.根據權利要求2所述的混合保持器電路，其中，NFET的柵極端子被耦合到作為第二柵信號的第一電位。

4.根據權利要求3所述的混合保持器電路，其中，來自公共節點的電流通過第二PFET而被耦合到動態節點，所述第二PFET具有耦合到公共節點的源極端子、耦合到動態節點的漏極端子和耦合到第一反相邏輯門輸出的柵極端子。

5.根據權利要求4所述的混合保持器電路，其中，NFET的柵-源電壓和公共節點的電平決定了NFET的源極電流。

6.根據權利要求5所述的混合保持器電路，其中，第一PFET的柵-源電壓和公共節點的電平決定了第一PFET的漏極電流。

7.根據權利要求6所述的混合保持器電路，其中，第一反相電路的輸出響應時鐘信號而被鎖存至輸出。

8.根據權利要求1所述的混合保持器電路，還包括第二反相邏輯電路，該第二反相邏輯電路具有被耦合到NFET柵極的輸出和被耦合到第一反相電路輸出的輸入，并且NFET的柵-源電壓為第二反相電路的輸出電平與動態節點的電壓電平之間的差。

9.根據權利要求8所述的混合保持器電路，其中，第一PFET的柵極被耦合到第一反相邏輯電路的輸出并且第一PFET的柵-源電壓為第一電位與第一反相邏輯門的輸出電壓之間的差。

10.根據權利要求9所述的混合保持器電路，其中，公共節點被直接耦合到動態節點。

11.一種處理器，包括：

中央處理器單元(CPU)；

內存，其被耦合到CPU，用于存儲指令和數據，

該CPU具有由電源供電的一個或更多個邏輯門，所述邏輯門的每個包括：響應時鐘信號的預充電階段而被預充電的動態節點；用于響應多個邏輯輸入的布爾邏輯組合和時鐘信號的求值階段來對動態節點求值的邏輯樹；將動態節點耦合到動態邏輯門的邏輯輸出的反相邏輯門；以及被耦合到該一個或多個動態邏輯門的動態節點的混合保持器電路，該混合保持器電路包括：具有耦合到動態節點的輸入、和輸出的第一反相邏輯門；具有耦合到電源的第一電位的漏極端子、耦合到第一柵信號的柵極端子、以及源極端子的NFET；以及具有耦合到第二柵信號的柵極端子、耦合到第一電位的源極端子、和耦合到NFET源極端子從而形成公共節點的漏極端子的第一PFET，

其中，從公共節點耦合到動態節點的電流大小相當于NFET源極電流和第一PFET漏極電流的組合并且由第一柵信號的電平、第二柵信號的電平和公共節點的電壓電平所決定。

12.根據權利要求11所述的處理器，其中，第一PFET的柵極端子被耦合到作為第一柵信號的電源的第二電位。

13.根據權利要求12所述的處理器，其中，NFET的柵極端子被耦合到作為第二柵信號的第一電位。

14.根據權利要求13所述的處理器，其中，來自公共節點的電流通過第二PFET而被耦合到動態節點，所述第二PFET具有耦合到公共節點的源極端子、耦合到動態節點的漏極端子和耦合到第一反相邏輯門輸出的柵極端子。

15.根據權利要求14所述的處理器，其中，NFET的柵-源電壓和公共節點的電平決定了NFET的源極電流。