[發明專利]半導體器件結構及基于晶體管密度的應力層的形成方法

無效

• 申請號: 200710180217.5
• 申請日: 2007-10-11
• 公開（公告）號: CN101162707A
• 公開（公告）日: 2008-04-16
• 發明（設計）人: 陳向東;楊海寧
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L27/088;H01L27/092
• 代理公司: 北京市柳沈律師事務所
• 代理人: 張波;許向華

1.一種用于增加包括在半導體器件中的晶體管的載流子遷移率的方法，所述方法包括：

在多個晶體管之上形成引起應力的層，所述晶體管形成在不同晶體管密度的區域中；

其中所述引起應力的層根據所述晶體管密度而以不同厚度形成，使得所述引起應力的層在具有增大的晶體管密度的區域中較厚以及在具有減小的晶體管密度的區域中較薄。

2.如權利要求1的方法，其中所述引起應力的層通過高密度等離子體HDP沉積工藝形成。

3.如權利要求2的方法，其中所述引起應力的層包括氮化物材料。

4.如權利要求3的方法，其中所述引起應力的層為壓縮氮化物材料且所述多個晶體管包括P型器件。

5.如權利要求3的方法，其中所述引起應力的層為拉伸氮化物材料且所述多個晶體管包括N型器件。

6.如權利要求2的方法，其中所述HDP沉積工藝采用約310sccm的N₂流速、約230sccm的氬流速和約90sccm的硅烷SiH₄前驅體流速執行。

7.如權利要求2的方法，其中所述襯底在沉積期間在約400℃的溫度加熱。

8.如權利要求2的方法，其中HDP工藝的加熱部分執行約50秒且HDP工藝的沉積部分執行約15秒。

9.一種用于增加包括在半導體器件中的晶體管的載流子遷移率的方法，所述方法包括：

在半導體襯底上形成多個金屬氧化物半導體MOS晶體管，所述晶體管形成在不同晶體管密度的區域中；及

通過高密度等離子體HDP沉積工藝在所述多個晶體管之上形成引起應力的氮化物層；

其中所述引起應力的氮化物層根據所述晶體管密度以不同厚度形成，使得所述引起應力的層在具有增大的晶體管密度的區域中較厚以及在具有減小的晶體管密度的區域中較薄。

10.如權利要求9的方法，其中所述引起應力的層為壓縮氮化物材料且所述多個晶體管包括PMOS器件。

11.如權利要求9的方法，其中所述引起應力的層為拉伸氮化物材料且所述多個晶體管包括NMOS器件。

12.如權利要求9的方法，其中所述HDP沉積工藝采用約310sccm的N₂流速、約230sccm的氬流速和約90sccm的硅烷SiH₄前驅體流速執行。

13.如權利要求9的方法，其中所述襯底在沉積期間在約400℃的溫度加熱。

14.如權利要求9的方法，其中HDP工藝的加熱部分執行約50秒且HDP工藝的沉積部分執行約15秒。

15.一種半導體器件結構，包括：

形成在半導體襯底上的多個金屬氧化物半導體MOS晶體管，所述晶體管形成在不同晶體管密度的區域中；及

形成在所述多個晶體管之上的引起應力的氮化物層；

其中所述引起應力的氮化物層根據所述晶體管密度具有不同厚度，使得所述引起應力的層在具有增大的晶體管密度的區域中較厚以及在具有減小的晶體管密度的區域中較薄。

16.如權利要求15的結構，其中所述引起應力的層為壓縮氮化物材料且所述多個晶體管包括PMOS器件。

17.如權利要求15的結構，其中所述引起應力的層為拉伸氮化物材料且所述多個晶體管包括NMOS器件。

18.一種半導體器件結構，包括：

形成在半導體襯底上的多個金屬氧化物半導體MOS晶體管，所述晶體管形成在不同晶體管密度的區域中；及

形成在所述多個晶體管之上的引起應力的氮化物層；

其中所述引起應力的氮化物層對于所述多個晶體管產生作為晶體管密度的函數的不同的載流子遷移率增強，使得相對于具有減小的晶體管密度的區域在具有增大的晶體管密度的區域中實現較高的載流子遷移率增強。