[發(fā)明專利]一種實(shí)現(xiàn)單比特高速用戶線路與High－Way互相轉(zhuǎn)換的系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 200710179967.0
• 申請日: 2007-12-20
• 公開（公告）號: CN101188600A
• 公開（公告）日: 2008-05-28
• 發(fā)明（設(shè)計(jì)）人: 易濤;王曉斌;王鋒
• 申請（專利權(quán)）人: 烽火通信科技股份有限公司
• 主分類號: H04L29/04
• 分類號: H04L29/04;H04L7/00
• 代理公司: 北京宇生知識(shí)產(chǎn)權(quán)代理事務(wù)所
• 代理人: 倪駿

技術(shù)領(lǐng)域

本發(fā)明涉及接入設(shè)備領(lǐng)域，具體涉及一種實(shí)現(xiàn)單比特高速用戶線路(速率為N*64K)與High-Way(速率為8M)互相轉(zhuǎn)換的系統(tǒng)和方法。

背景技術(shù)

在大規(guī)模的編程邏輯中，通常使用FPGA來實(shí)現(xiàn)譯碼電路、邏輯功能，隨著FPGA功能逐步提高，還可以使用其中的雙端口RAM來實(shí)現(xiàn)各種速率碼流轉(zhuǎn)換。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種實(shí)現(xiàn)單比特高速用戶線路(速率為N*64K)與High-Way(速率是8M)相互轉(zhuǎn)換的系統(tǒng)和方法。

本發(fā)明提供的一種實(shí)現(xiàn)單比特高速用戶線路與High-Way互相轉(zhuǎn)換的系統(tǒng)，其中N為接入用戶的個(gè)數(shù)，其取值范圍為1～128，當(dāng)N取最大值128時(shí)，可以實(shí)現(xiàn)128個(gè)64K插入到一條High-Way(8M)總線上，反過來，一條High-Way(8M)總線上可以分解出128個(gè)64K。該系統(tǒng)包括分頻器單元、起始、結(jié)束時(shí)隙單元、比較器單元、相位調(diào)整單元、存儲(chǔ)緩沖單元；

所述分頻器單元用于產(chǎn)生所需要的各種時(shí)鐘，并將所產(chǎn)生的多級時(shí)鐘輸出到比較器單元；

所述起始、結(jié)束時(shí)隙單元用于輸出N個(gè)用戶中的每個(gè)用戶在一幀中所占用的起始時(shí)隙值和結(jié)束時(shí)隙值到比較器單元；

所述比較器單元根據(jù)所述分頻器單元的輸入和所述起始、結(jié)束時(shí)隙單元的輸入實(shí)現(xiàn)在一個(gè)8MHZ的碼流中有效的時(shí)間片，即某個(gè)用戶的起始位、結(jié)束位之間的時(shí)隙寬度，并輸出到相位調(diào)整單元；

所述相位調(diào)整單元完成數(shù)據(jù)沿和時(shí)鐘沿對齊，以便使數(shù)據(jù)正常插入8M數(shù)據(jù)碼流，在N*64K轉(zhuǎn)換成8M時(shí)，所述相位調(diào)整單元將與時(shí)鐘沿對齊的起始位和結(jié)束位合并輸出到存儲(chǔ)緩沖單元的讀使能，在8M轉(zhuǎn)換成N*64K時(shí)，所述相位調(diào)整單元將與時(shí)鐘沿對齊的起始位和結(jié)束位合并輸出到存儲(chǔ)緩沖單元的輸入寫使能；

所述存儲(chǔ)緩沖單元完成N*64K與8M的轉(zhuǎn)換，其使用雙口RAM，在輸入的同時(shí)可以輸出；當(dāng)N*64K轉(zhuǎn)換成8M時(shí)，存儲(chǔ)緩沖單元的寫時(shí)鐘為N*64K，數(shù)據(jù)輸入是N*64K數(shù)據(jù)，讀時(shí)鐘為8M，數(shù)據(jù)輸出是8M數(shù)據(jù)；當(dāng)8M轉(zhuǎn)換成N*64K時(shí)，存儲(chǔ)緩沖單元的寫時(shí)鐘為8M，數(shù)據(jù)輸入是8M數(shù)據(jù)，讀時(shí)鐘為N*64K，數(shù)據(jù)輸出是N*64K數(shù)據(jù)；在一個(gè)125us的單位時(shí)間內(nèi)，讀寫時(shí)鐘個(gè)數(shù)是一樣的；所述存儲(chǔ)緩沖單元在輸入端有讀寫使能控制，在N*64K轉(zhuǎn)換成8M時(shí)，存儲(chǔ)緩沖單元的輸入寫使能接高電位，即使能端常開，讀使能接相位調(diào)整單元的輸出；在8M轉(zhuǎn)換成N*64K時(shí)，存儲(chǔ)緩沖單元的輸入寫使能接相位調(diào)整單元的輸出，讀使能接高電位，即使能端常開。

本發(fā)明提供的上述系統(tǒng)，所述分頻器單元使用10個(gè)T觸發(fā)器，第一級T觸發(fā)器的輸入端接VCC，其他級T觸發(fā)器的輸入端分別接上一級T觸發(fā)器的輸出端，所有T觸發(fā)器的時(shí)鐘線都連接到8M時(shí)鐘上，所有T觸發(fā)器的清零端都接F0，F(xiàn)0為幀定位信號，每隔125us出現(xiàn)一次，周期產(chǎn)生；所述分頻器單元的工作原理：在8M時(shí)鐘到來時(shí)，每一級T觸發(fā)器的輸入數(shù)據(jù)和上次輸出數(shù)據(jù)相比較，如果相同，輸出為低電平，如果不同，輸出為高電平，在幀頭F0到來時(shí)，所有T觸發(fā)器的輸出端清零，由此通過T觸發(fā)器的多級級聯(lián)，產(chǎn)生多級時(shí)鐘輸出。

本發(fā)明提供的上述系統(tǒng)，所述分頻器單元產(chǎn)生4.096MHZ時(shí)鐘、2.048MHZ時(shí)鐘、1.024MHZ時(shí)鐘、512KHZ時(shí)鐘、256KHZ時(shí)鐘、128KHZ時(shí)鐘、64KHZ時(shí)鐘、32KHZ時(shí)鐘、16KHZ時(shí)鐘和8KHZ時(shí)鐘。

本發(fā)明提供的上述系統(tǒng)，所述起始、結(jié)束時(shí)隙單元采用鎖存器，鎖存器的輸入來自CPU的數(shù)據(jù)線，CPU為每個(gè)用戶選擇時(shí)隙寬度值，即該用戶所占用的時(shí)隙個(gè)數(shù)，具體為：把一個(gè)125us的時(shí)間片分成128段，每段即為一個(gè)時(shí)隙，每個(gè)時(shí)隙為125/128＝0.9765625us，每個(gè)用戶分配到一定數(shù)目的時(shí)隙上，這由CPU來預(yù)先設(shè)定；CPU將設(shè)定的每個(gè)用戶占用的起始、結(jié)束時(shí)隙值通過數(shù)據(jù)線輸入到起始、結(jié)束時(shí)隙單元以對鎖存器進(jìn)行寫操作；如果要重新設(shè)置任一用戶的起始、結(jié)束時(shí)隙，則CPU重新對鎖存器進(jìn)行寫操作。