[發明專利]一種金屬納米晶浮柵非揮發性存儲器及其制作方法

無效

• 申請號: 200710178778.1
• 申請日: 2007-12-05
• 公開（公告）號: CN101452963A
• 公開（公告）日: 2009-06-10
• 發明（設計）人: 龍世兵;劉明;賈銳;陳寶欽;王琴;涂德鈺;胡媛;管偉華;劉琦;李維龍;王永;楊瀟楠;張森
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L29/49;H01L27/115;H01L21/336;H01L21/28;H01L21/8247
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周國城

技術領域

本發明涉及納米電子器件及納米加工技術領域，尤其涉及一種金屬納米晶浮柵非揮發性存儲器及其制作方法。

背景技術

近年來，存儲器占整個集成電路(IC)芯片面積的百分比在急速上升。根據美國半導體行業協會編著的“國際技術路線圖”，在2005年，邏輯電路占芯片面積的16％，而存儲器占芯片面積的71％，這個轉折意義重大。

目前的嵌入存儲器包括靜態隨機存儲器(SRAM)、只讀存儲器(ROM)、動態隨機存儲器(DRAM)和閃存(Flash?Memory)。對于這些存儲器，如何通過減少掩膜層數來提高性能和簡化工藝，有效地控制工藝成本是急待解決的關鍵性問題。以納米晶存儲器為代表的Flash存儲器即具有這方面的優勢。

存儲器產業目前約占整個半導體產業的1/4。在各種存儲器中，Flash的產值也將逼近于DRAM。由于它的應用日趨廣泛，應用于片上系統(SOC)中的非揮發性存儲器以Flash為主，因此未來仍會有較大的成長空間。

傳統Flash存儲器的組成核心，是基于多晶硅薄膜浮柵結構的硅基非揮發性存儲器。不過，多晶硅薄膜浮柵器件具有制造工藝較復雜、寫入時間長、寫入功耗較大等缺點。尤其在微電子工業的工藝節點逐步趨向于65nm甚至更低的情況下，它的尺寸縮小將變得受限，因而只能延續到65nm技術節點。而且隨著器件尺寸的減小，擦除電壓不斷增大，V_th更快地趨于飽和，從而使得在提高擦除速度與增大存儲窗口之間只能進行折衷選擇。此外，由于非預想的柵電子注入，器件的可靠性也會受到影響。

多晶硅薄膜浮柵存儲器的局限主要與器件的隧穿氧化層厚度有關。一方面要求隧穿氧化層能實現快速有效的電荷轉移(低電場)，另一方面要具備較好的絕緣性能以保持信息存儲十年以上。出于折衷的考慮，隧穿氧化層的厚度約為9至11nm。在器件制作工藝節點由1μm降到0.18μm的過程中，此厚度幾乎沒有變動。如果能降低隧穿氧化層的厚度，不僅有利于在更小的工藝節點制作器件以縮小尺寸，更可以獲得降低操作電壓及加快操作速度的好處。

自從90年代中期以來，納米晶存儲器由于具備可以使用更薄隧穿氧化層、更低的編程/擦除(P/E)電壓、更快的P/E速度、更強的數據保持特性(retention)等優勢引起了科學界、產業界的極大關注。

采用納米晶材料可以提高存儲器的電荷保持特性，其關鍵是沉積方法與尺寸、分布的有效控制，為滿足高性能存儲器的需求，納米晶的密度需達到10¹²cm^-2，直徑最好控制在5～6nm以下。

與Si或Ge納米晶相比，采用金屬納米晶不會犧牲注入效應，而且采用那些功函數可調、在費米能級附近態密度很高、由于載流子局域而微擾小的金屬納米晶，可以增強存儲器保持特性。

制備納米晶存儲器的關鍵工藝是納米晶薄膜的制備。其制備方法多種多樣，主要包括以下幾種：

(1)離子注入的方法形成納米晶顆粒；

(2)用磁控濺射結合快速熱退火的方法形成納米晶顆粒；

(3)用電子束蒸發結合快速熱退火的方法形成納米晶顆粒；

(4)CVD直接生長的方法制備納米晶顆粒。

用上方法制備納米晶顆粒均具有工藝復雜，設備比較龐大，成本較高等缺點，并且制備出來的納米晶直徑較大，影響浮柵存儲器的存儲性能。

如何克服上述困難，降低制備成本則成為制備納米晶浮柵存儲器的關鍵因素。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的一個目的在于提供一種金屬納米晶浮柵非揮發性存儲器，以降低浮柵結構非揮發性存儲器的編程/擦除(P/E)電壓和操作功耗，提高編程/擦除操作速度、數據保持特性(retention)、編程/擦除(P/E)耐受性等存儲性能，以適應半導體存儲器件尺寸縮小的需要，提高器件的集成度。

本發明的另一個目的在于提供一種制作金屬納米晶浮柵非揮發性存儲器的方法，以簡化制作工藝，降低制作成本，提高制作效率。

(二)技術方案

為達到上述一個目的，本發明提供了一種金屬納米晶浮柵非揮發性存儲器，該存儲器包括：

硅襯底1、位于硅襯底1上兩側重摻雜的源導電區6和漏導電區7、源導電區6與漏導電區7之間的載流子溝道上覆蓋的隧穿介質層2、覆蓋在隧穿介質層2上的金屬納米晶浮柵層3、覆蓋在金屬納米晶浮柵層3上的控制柵介質層4，以及覆蓋在控制柵介質層4上的柵電極材料層5。