[發明專利]一種硅片表面圖形刻蝕方法及其硅片

有效

• 申請號: 200710178369.1
• 申請日: 2007-11-29
• 公開（公告）號: CN101159234A
• 公開（公告）日: 2008-04-09
• 發明（設計）人: 李琛;廖懷林;周發龍;黃如;王陽元
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/3063
• 分類號: H01L21/3063
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 關暢

技術領域

本發明涉及一種自組裝的硅片表面圖形刻蝕方法及其硅片。

背景技術

半導體是制造電腦的重要元件，更先進的半導體制造工藝，可以生產出體積更小、速度更快的芯片。因此半導體技術的發展，特別是半導體制造工藝的發展，對CPU和芯片的性能起相當重要的作用。從1995年以來，芯片制造工藝的發展十分迅速，先后從0.5微米、0.35微米、0.25微米、0.18微米、0.13微米一直發展到目前的0.09微米，而新一代的65納米工藝也已初顯端倪。

不斷先進的半導體工藝，不僅意味著不斷減小的最小圖形實現能力，而且也意味著成本的不斷提高。目前，以90納米工藝為例來說，如果用該技術代工藝制備納米尺度的硅線條，雖然能夠成功制備而得90納米的硅線條，但是由于已經達到了該工藝的極限，會引入一系列的誤差和無法遇見的工藝不確定性。而且由于采用的是該技術代最為苛刻的條件，制備過程要求極高，耗費大量的成本和設備。

此外，傳統的硅工藝主要是傳統的硅表面圖形刻蝕技術。以制備納米尺度的硅線條為例，首先需要制備與所期望形成圖形相同尺度的光刻版，然后通過光刻、刻蝕工藝在硅表面形成所需要的圖形。這樣的做法不僅對光刻要求水平非常苛刻，而且需要在工藝中滿足對準精度、小尺寸刻蝕等一系列高要求的工藝，因此成本高昂，且制備效率較低。

因此，如果利用微米級的低成本工藝制備納米級的材料，同時在制備納米尺度圖形的時候能夠在所期望成形的位置形成所期望的結構圖形，即自組裝技術，業已成為集成電路工藝中關注的焦點問題。

發明內容

本發明的目的是提供一種硅片表面圖形刻蝕方法。

本發明所提供的硅片表面圖形刻蝕方法，包括如下步驟：

1)在硅片表面沉積氮化硅層，然后，刻蝕氮化硅層，在硅片表面形成若干刻蝕區域；每個所述刻蝕區域的尺度為0.5-4微米；

2)將所述帶有刻蝕區域的硅片固定于加有腐蝕液的腐蝕槽中，通電進行陽極氧化反應，在所述刻蝕區域處形成刻蝕圖形；所述腐蝕液為氫氟酸和乙醇的混和液或者氫氟酸和二甲基甲酰胺的混和液；通電進行陽極氧化反應的電流密度為5-100mA/cm²。

優選的，刻蝕孔的尺度為2微米。

在本發明的陽極氧化反應過程中，所選的腐蝕液與硅片的電阻率有關，當硅片電阻率小于5Ω·cm時，腐蝕液為氫氟酸和乙醇的混和液，其中氫氟酸與乙醇的體積比為1∶10-10∶1，優選為1∶1；當硅片電阻率大于5Ω·cm時，腐蝕液為氫氟酸和二甲基甲酰胺的混和液，其中氫氟酸與二甲基甲酰胺的體積比為1∶10-10∶1，優選為1∶4。優選的，通電進行陽極氧化反應的電流密度為30mA/cm²。通電進行陽極氧化反應的時間為1-60分鐘，優選為15分鐘。

采用本發明方法所得到的硅片也屬于本發明的保護范圍。

本發明自組裝的硅片表面圖形刻蝕方法能夠非常簡便而且有效地在硅表面刻蝕出所需要的圖形，所得圖形的尺寸在亞微米尺度至納米尺度范圍內，制備過程不需要使用現有光刻技術刻蝕如此量級尺寸所必須的高精密設備，設備、條件要求簡單，成本低；而且圖形的形成是自組裝的，是在腐蝕槽中利用陽極氧化反應完成的，具有非常好的確定性，成品率高；另外，本發明方法具有很好的兼容性，能夠與現有CMOS工藝兼容，非常適用于基于CMOS工藝的硅基圖形的加工技術(如MEMS)。

附圖說明

圖1a和圖1b分別為實施例1中硅片表面孔狀結構的俯視圖、側剖面圖；圖1c和圖1d為實施例1中自組裝形成的硅島結構的俯視圖、側剖面圖。

圖2為所用腐蝕槽的結構示意圖。

圖3a、3b為實施例1得到的硅表面自組裝硅島結構的掃描電鏡(SEM)照片。

圖4a和圖4b分別為實施例2中硅片表面槽狀結構的俯視圖、側剖面圖；圖4c和圖4d為實施例2中自組裝形成的孤墻結構的俯視圖、側剖面圖。

圖5a為實施例2得到的硅表面自組裝孤墻結構的掃描電鏡(SEM)照片，圖5b為孤墻結構的局部放大照片。

具體實施方式

本發明自組裝的硅片表面圖形刻蝕方法，主要包括如下步驟：

1)如圖1a-1d和圖4a-4d，在硅片(包括硅襯底層11和SiO₂層12)表面沉積氮化硅層13，然后，利用光刻技術刻蝕氮化硅層形成光刻槽，再利用離子刻蝕(RIE)方法對硅片進行刻蝕，使硅片表面形成刻蝕區域2；刻蝕區域2的尺度在0.5-4微米。