[發明專利]可多重配置的觸發器電路

無效

• 申請號: 200710173288.2
• 申請日: 2007-12-27
• 公開（公告）號: CN101197561A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 來金梅;盧海舟;王元;童家榕
• 申請（專利權）人: 復旦大學
• 主分類號: H03K3/01
• 分類號: H03K3/01;H03K3/037;H03K19/173
• 代理公司: 上海正旦專利代理有限公司
• 代理人: 陸飛;盛志范

技術領域

本發明屬于時序電路技術領域，具體涉及一種可配置器件中的觸發器電路。

技術背景

在電路設計中，人們經常使用觸發器電路作為電路的記憶元件，配合組合邏輯來實現時序電路的功能。而在各種類型的觸發器電路中，D觸發器是最簡單最基本的觸發器電路，其他類型的如RS、JK、T等觸發器都可以通過D觸發器加上一些組合邏輯門來實現。而根據具體的電路功能要求，可以選擇不同類型不同功能的觸發器來完成具體的時序電路。以D觸發器為例，有邊沿觸發器、電平觸發器。邊沿觸發器中有上升沿觸發器和下降沿觸發器；電平觸發器又分為高電平觸發器和低電平觸發器。擁有同步復置位的觸發器，擁有輸入使能端的觸發器，以及擁有上述功能各種組合的觸發器。總而言之，觸發器電路根據功能需要會有多種多樣的電路形式。

在可配置器件(如FPGA)中，可通過可配置的邏輯單元配合可配置的互連資源來實現各種電路功能。要實現時序電路就要求在可配置的邏輯單元中也要有觸發器電路，來配置實現相關時序電路的功能。為了能實現各種時序電路，我們需要能夠實現各種不同類型的觸發器電路。由于觸發器的種類很多，人們無法通過一個觸發器電路能配置出所有的觸發器電路。現在較為常見的方法，是設計一個能實現一定功能的觸發器電路，然后通過和邏輯單元內其他可配置的組合邏輯單元配合來形成其他類型的觸發器電路。

這一方法可以減小邏輯單元內觸發器單元電路的復雜度，同時又能保證可配置器件能夠配置出所要求的觸發器電路。但是如果邏輯單元內觸發器單元電路過于簡單，在通過組合邏輯配合形成所要求的觸發器單元，有會造成觸發器延時特性的降低，組合邏輯的利用率下降的缺點。如何設計邏輯單元內觸發器的單元電路就成了可配置器件高效配置時序電路的關鍵。

D觸發器是最簡單最基本的觸發器電路，電路具有通用性，基本上所有時序電路都可以通過D觸發器來配置完成，而且其他類型的觸發器電路也可以通過D觸發器配合組合邏輯產生。我們考慮設計一個可以實現基本所有D觸發器功能的電路，同時通過邏輯單元中組合邏輯的配合來實現其他類型的觸發器電路。本發明中的可多重配置的觸發器電路，就是通過較少的門電路就可以幾乎實現所有的D觸發器的電路，包括上升沿、下降沿的邊沿觸發器，高低電平的鎖存器，有同異步的置復位端以及輸入使能端的觸發器。而通過對輸入信號或是編程點的控制就能簡單的配置成這些不同功能的觸發器電路。

發明內容

本發明的目的在于提供一種可配置出各種不同功能的觸發器電路，供用戶選擇。

本發明提出的觸發器電路，可通過輸入的控制信號或者編程點對觸發器電路進行配置，使其能夠實現各種共28類的D觸發器電路以及鎖存器電路的功能。具體的電路結構以及電路功能如下描述：

圖1為可配置的觸發器的整體框架圖，圖2到圖5分別為整體框架圖中各組成模塊的邏輯電路圖。其中圖2為數據輸入控制電路圖，是由數據輸入端、控制端以及輸出反饋端組成的組合邏輯，此模塊實現表3所描述的電路功能，圖6為此模塊的門級電路圖，采用這樣的門級電路會比直接根據電路圖畫出的門級電路更加簡單有效；圖3為異步復置位控制電路圖，是由復置位信號以及同異步選擇信號組成的組合邏輯，此模塊實現如表4所描述的電路功能；圖4為時鐘控制電路圖，是由時鐘信號以及邊沿觸發選擇信號組成的組合邏輯，實現觸發邊沿控制的功能。圖5為觸發器主體電路圖，是在一個帶有異步復置位端的主從觸發器的基礎上，加上了觸發器和鎖存器輸出選擇電路以及輸出反饋端。

如圖1所示，100就是可多重配置的觸發器電路，它包括數據輸入控制電路101、同步復置位控制電路102、時鐘控制電路103、觸發器主體電路104。可多重配置的觸發器電路的端口包括數據輸入端D、使能端E、時鐘端CK、復位端R、置位端S、同異步選擇端DS_S、鎖存器觸發器選擇端LF_S、時鐘有效邊沿選擇端RF_S和數據輸出端Q，如表2所示。其中DS_S，LF_S，RF_S三個輸入可以接控制端輸入，也可以作為編程點輸入。