[發(fā)明專利]用以操作雙邊偏壓與非存儲器陣列的方法

有效

• 申請?zhí)枺?/td>: 200710168161.1
• 申請日: 2007-11-13
• 公開（公告）號: CN101295545A
• 公開（公告）日: 2008-10-29
• 發(fā)明（設(shè)計）人: 吳昭誼
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 周國城

技術(shù)領(lǐng)域

本發(fā)明涉及電子可編程與可擦除存儲器，尤其涉及對一電荷儲存裝置進行監(jiān)測電荷效應(yīng)的方法。

背景技術(shù)

電子可編程與可擦除非易失性存儲技術(shù)，奠基于電荷捕捉結(jié)構(gòu)，稱為電可擦除可編程只讀存儲器(EEPROM)與快閃存儲器，目前被使用于多種現(xiàn)代應(yīng)用中?？扉W存儲器以一存儲單元陣列而設(shè)計，每一存儲單元可以獨立地被編程與讀取。在快閃存儲器中的感測放大器用以決定儲存在非易失性存儲器中的數(shù)據(jù)或數(shù)值。在一典型感測結(jié)構(gòu)中，穿過存儲單元而被感測的電流，是在一電流感測放大器中與一參考電流比較。

在EEPROM與快閃存儲器中，使用了多個存儲單元結(jié)構(gòu)。隨著集成電路的體積縮小，研發(fā)能量投注于以電荷捕捉介電層為基礎(chǔ)的存儲單元結(jié)構(gòu)，因其工藝具有可縮小性以及簡單性。以電荷捕捉介電層為基礎(chǔ)的存儲單元結(jié)構(gòu)，包括多位存儲單元結(jié)構(gòu)。此存儲單元結(jié)構(gòu)是通過將電荷捕捉于一電荷捕捉介電層(例如氮化硅)中而儲存數(shù)據(jù)。隨著負電荷被捕捉，存儲單元的閾值電壓會增加。存儲單元的閾值電壓是通過從電荷捕捉層中移除負電荷而降低。

多位裝置使用了相當(dāng)厚的底氧化物層以防止電荷流失，例如大于3納米，且典型地大約為5至9納米。在擦除該存儲單元時，是使用帶至帶隧穿誘發(fā)熱空穴注入(BTBTHH)技術(shù)，而產(chǎn)生隧穿。然而，熱空穴注入會導(dǎo)致氧化物的損傷，造成在高閾值電壓存儲單元中的電荷流失、以及在低閾值電壓存儲單元中的電荷增益。此外，在編程與擦除循環(huán)之中，擦除時間必須逐漸增加，因為在電荷捕捉結(jié)構(gòu)中所累積的電荷會變得難以擦除。此電荷累積是由于空穴注入點與電子注入點彼此并不重迭，而在每一次擦除脈沖之后仍會殘留電子。此外，在一多位快閃存儲裝置的區(qū)塊擦除時，由于工藝的不同(例如溝道長度的不同)會導(dǎo)致每一存儲單元的擦除速度并不相同。此擦除速度的不同會造成擦除狀態(tài)的大范圍Vt分布，其中某些存儲單元變得難以擦除，而某些存儲單元則過度擦除。因此，目標(biāo)閾值電壓Vt工作窗在許多次的編程與擦除循環(huán)之后會幾乎關(guān)閉，而得到不佳的耐久性。隨著技術(shù)尺寸一再縮小，此問題會更為嚴(yán)重。

浮動?xùn)艠O裝置，是在一導(dǎo)電浮動?xùn)艠O中儲存一位的電荷。多位裝置具有多個存儲單元，每一多位存儲單元提供二位快閃存儲單元而可以儲存電荷于一氧化物-氮化物-氧化物(ONO)介電層中。在一典型的多位存儲單元結(jié)構(gòu)中，一氮化物層是用作為一捕捉材料，該捕捉材料是夾置于一頂氧化物層與一底氧化物層之間。此氮化物層結(jié)構(gòu)有效地代替了在浮動?xùn)艠O裝置中的浮動?xùn)艠O層。在ONO介電層的氮化物層中的電荷，可以儲存在多位存儲單元的左側(cè)或右側(cè)。

現(xiàn)有的編程與擦除技術(shù)應(yīng)用了溝道熱電子方法以進行編程，并以帶至帶隧穿誘發(fā)熱空穴方法進行擦除。因此需要一種可以提供更有效的方法以進行非易失性存儲單元的編程與擦除。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的一個目的在于提供一種用以操作雙邊偏壓NAND存儲陣列元件的方法，其包含多個電荷捕捉存儲單元，以對該與非(notand，NAND)存儲陣列元件進行編程或擦除。一種雙側(cè)偏壓方法通過同時施加一偏壓至第一結(jié)(如一源極區(qū)域)與第二結(jié)(如一漏極區(qū)域)來對一電荷捕捉存儲單元的一右方位與一左方位進行平行編程或是平行擦除。隨意(或選擇性)位擦除可以通過使用一雙側(cè)偏壓方法對NAND存儲陣列元件進行數(shù)據(jù)或是程序代碼的擦除。第一種型態(tài)的雙側(cè)偏壓方法是使用一雙側(cè)偏壓電子注入來對NAND存儲陣列元件進行編程。而第二種型態(tài)的雙側(cè)偏壓方法是使用一雙側(cè)偏壓空穴注入來對NAND存儲陣列元件進行擦除。

在第一實施例中，一雙側(cè)偏壓電子注入編程方法搭配一雙側(cè)偏壓空穴注入擦除方法來對NAND存儲陣列元件進行編程及擦除。利用一雙側(cè)偏壓電子注入編程方法來選擇性地對NAND存儲陣列元件進行編程。此選擇性地編程是通過施加一正字線電壓至一被選取的字線，且施加一位線電壓至將被程序的晶體管來達成。而利用一雙側(cè)偏壓空穴擦除方法來選擇性地對NAND存儲陣列元件進行擦除。此選擇性地擦除是通過施加一負字線電壓至一被選取的字線，且施加一位線電壓至將被擦除的晶體管來達成。

在第二實施例中，一傅勒-諾丁漢隧穿(FN)編程方法搭配一雙側(cè)偏壓空穴注入擦除方法來對NAND存儲陣列元件進行編程及擦除。利用一傅勒-諾丁漢隧穿(FN)編程方法來選擇性地對NAND存儲陣列元件進行編程。此選擇性地編程是通過施加一高正字線電壓，例如20伏特至一被選取的字線，且施加一位線電壓至將被程序的晶體管來達成。而利用一雙側(cè)偏壓空穴擦除方法來選擇性地對NAND存儲陣列元件進行擦除。此選擇性地擦除(原文為編程)是通過施加一負字線電壓至一被選取的字線，且施加一位線電壓至將被擦除的晶體管來達成。