[發明專利]模擬式電荷分配的省電裝置及其方法

無效

• 申請號: 200710168008.9
• 申請日: 2007-10-31
• 公開（公告）號: CN101425806A
• 公開（公告）日: 2009-05-06
• 發明（設計）人: 謝晉升
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66;H03F3/45
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文

技術領域

本發明涉及一種電荷分配的省電裝置及其方法，特別是涉及一種模擬式電荷分配的省電裝置及其方法。

背景技術

一般模擬電路常選用運算放大器(operational?amplifier，OPA)來推動負載電容(load?capacitor)，以提供輸出電壓給所需的應用電路使用。圖1示出了已知運算放大器101推動負載電容C_L的電路圖，其中運算放大器101的正輸入端(+)用以接收數字模擬轉換器(digital?to?analogconverter，DAC)103依據其所接收的數字信號DS所產生的模擬電壓V_DAC，而運算放大器101的輸出端與其負輸入端(-)彼此連接在一起以形成單增益放大器(unit?gain?amplifier)來推動負載電容C_L，藉以提供輸出電壓V_OUT給所需的應用裝置使用。

圖2示出了圖1的模擬電壓V_DAC與輸出電壓V_OUT的波形示意圖。請合并參照圖1及圖2，由圖2所披露的波形示意圖可明顯看出，當模擬電壓V_DAC由低電壓電平垂升至高電壓電平時，此時運算放大器101會對負載電容C_L進行充電，故輸出電壓V_OUT亦會由低電壓電平爬升至高電壓電平，而此期間T₁將會造成上述應用裝置的電源消耗。另外，當模擬電壓V_DAC由高電壓電平垂降至低電壓電平時，此時負載電容C_L上所儲存的電荷將會經由運算放大器101內部而釋放掉，故輸出電壓V_OUT亦會由高電壓電平下降至低電壓電平，而此期間T₂并不會造成上述應用裝置任何的電源消耗。

亦因如此，某些模擬電路設計者提出一種電荷分配的省電方法，其藉由將上述釋放的電荷回收，并于輸出電壓V_OUT再次由低電壓電平爬升至高電壓電平時，先將回收的釋放電荷分配至負載電容C_L上，接著再利用運算放大器101來推動已分配釋放電荷的負載電容C_L，如此以讓上述應用裝置達到省電機制的目的。

圖3示出了已知所慣用的電荷分配的省電裝置300電路圖。圖4示出了電荷分配的省電裝置300的輸出電壓V_OUT與模擬電壓V_DAC的波形示意圖，以及其開關SW1與SW2的控制信號CS1與CS2波形圖。請合并參照圖3及圖4，一般而言，上述應用裝置的數字系統會知曉數字模擬轉換器103于每一段時間周期T_P1-T_P3所接收的數字信號DS的狀態。

首先，于時間周期T_P1時，上述應用裝置的數字系統會知曉于整段時間周期T_P1內，數字模擬轉換器103所接收的數字信號DS的狀態為高電壓電平的模擬電壓V_DAC，故上述應用裝置的數字系統便會于期間T₁時送出控制信號CS1與CS2，以致使開關SW1截止而開關SW2導通。因此，儲存/分配電容C_EQ上于期間T₁之前所儲存的電荷即會分配至負載電容C_L上，故而可推知的是，在未利用運算放大器201來推動負載電容C_L時，負載電容C_L的跨壓已為儲存/分配電容C_EQ上的分配電壓V_EQ的電壓電平。

接著，上述應用裝置的數字系統便會于期間T₂時再送出控制信號CS1與CS2，以致使開關SW1導通而開關SW2截止。藉此，因為此時負載電容C_L的跨壓已為儲存/分配電容C_EQ上的分配電壓V_EQ的電壓電平，故運算放大器201僅需從分配電壓V_EQ的電壓電平開始推向高電壓電平的模擬電壓V_DAC即可。最后，上述應用裝置的數字系統會于期間T₃時再送出控制信號CS1與CS2，以致使開關SW1截止而開關SW2導通，藉此再將負載電容C_L上所需釋放的電荷儲存至儲存/分配電容C_EQ上。