[發明專利]數據存取系統與方法

有效

• 申請號: 200710167346.0
• 申請日: 2007-10-25
• 公開（公告）號: CN101419599A
• 公開（公告）日: 2009-04-29
• 發明（設計）人: 王志明;蘇肇平;魏士然;黃名宏
• 申請（專利權）人: 晨星半導體股份有限公司
• 主分類號: G06F17/30
• 分類號: G06F17/30
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司
• 代理人: 孫皓晨

技術領域

本發明涉及的是一種數據存取系統與方法，尤指一種具有省電與存取同步 化功效的數據存取系統與方法。

背景技術

在現有的電子系統中，當微控制器(microcontroller)或微處理器 (microprocessor)要存取某個外部的緩存器(如某個IP組件的緩存器)時，需先將 頻率訊號與地址訊號送至每個外部緩存器，再由各個緩存器譯碼所述的地址訊 號，以判斷自己是否為存取對象，再通過所述的頻率訊號來執行數據存取。然 而，由于頻率訊號是送至每個緩存器所包含的正反器(flip-flop)(一個8位緩存器 即有8個正反器)，當系統因日趨復雜而使用大量的緩存器時，就會非常耗電。 特別是，若電子系統使用的電源為電池，則耗電還會影響電池的續航力。

另外，當系統使用大量的緩存器時，各個緩存器距離微控制器的遠近就可 能造成存取時明顯的時序差(skew)，使存取不同步。背景技術中，需針對不同遠 近的緩存器的存取頻率進行微調，以平衡時序差。然而，這種做法易增加電路 設計的復雜度，且當緩存器的數量很大時，時序差的變動情形也會變得復雜， 此時采用對不同遠近的緩存器進行微調的做法，常會顧此失彼，而難以達致理 想的同步化效果。

發明內容

有鑒于此，本發明的一目的，在于提供一種數據存取系統與方法，其在進 行數據存取時，相較在背景技術可達到省電的功效。

本發明的另一目的，在于提供一種數據存取系統與方法，其在進行數據存 取時，相較在背景技術，可以簡易的方式達到存取同步化的功效。

本發明公開一種數據存取系統，其包含：一數據處理單元，發出一存取要 求(access?request)訊號，以啟動至少一單位數據量的存取，其中所述的單位數據 量的存取是在一參考頻率訊號的復數個頻率周期內執行；一橋接(bridge)裝置， 耦接至所述的數據處理單元，所述的橋接裝置包含：一存取信息產生單元，用 以依據所述的存取要求訊號、所述的參考頻率訊號與一前置時間，產生一存取 信息，其中所述的存取信息包含一脈沖(pulse)，所述的脈沖在所述的這些頻率周 期內的時序是依據所述的前置時間決定；以及一記憶裝置，耦接至所述的橋接 裝置，用以依據所述的存取信息執行所述的單位數據量的存取。

本發明另公開一種數據存取方法，是用以存取一記憶裝置。所述的數據存 取方法包含下列步驟：發出一存取要求訊號，以啟動所述的記憶裝置的至少一 單位數據量的存取，其中所述的單位數據量的存取是在一參考頻率訊號的復數 個頻率周期內執行；依據所述的存取要求訊號、所述的參考頻率訊號與一前置 時間，產生一存取信息，其中所述的存取信息包含一脈沖，所述的脈沖在所述 的這些頻率周期內的時序是依據所述的前置時間決定；以及依據所述的存取信 息執行所述的單位數據量的存取。

本發明另公開一種數據存取系統，其包含：一數據處理單元，發出一寫入 要求訊號與對應的一地址訊號與一數據訊號，以啟動至少一單位數據量的寫入， 其中所述的單位數據量的位數為一正整數N；一橋接裝置，耦接至所述的數據 處理單元，所述的橋接裝置包含：一地址譯碼單元，依據所述的地址訊號與所 述的寫入要求訊號，產生一位選取訊號；以及一記憶裝置，耦接至所述的橋接 裝置，當N小于所述的數據訊號的位數時，所述的記憶裝置依據所述的位選取 訊號，選取所述的數據訊號中的N個位，以執行所述的單位數據量的存取。

附圖說明

圖1是本發明的數據存取系統的一實施例的方塊圖；

圖2是以M＝4為例，顯示參考頻率訊號、存取要求訊號與存取信息的時序 圖；

圖3是本發明的數據存取方法的一實施例的流程圖。

圖式的圖號說明：10-數據存取系統；11-數據處理單元；12-橋接裝置； 121-存取信息產生單元；122-地址譯碼單元；13-記憶裝置；30～34-數據存 取方法的一實施例的流程。

具體實施方式

以下結合附圖，對本發明上述的和另外的技術特征和優點作更詳細的說明。