[發明專利]差動信號接口裝置及其相關傳輸方法

無效

• 申請號: 200710167008.7
• 申請日: 2007-10-22
• 公開（公告）號: CN101419791A
• 公開（公告）日: 2009-04-29
• 發明（設計）人: 林直慶;劉岳修
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: G09G5/00
• 分類號: G09G5/00;G06F3/147
• 代理公司: 北京市柳沈律師事務所
• 代理人: 葛寶成

技術領域

本發明涉及一種差動信號接口裝置及其相關方法，特別涉及一種低擺幅差動信號接口裝置及其相關傳輸方法。

背景技術

在現有的平面顯示器內部的驅動電路中，低擺幅差動信號(ReducedSwing?Differential?Signal，RSDS)接口是一常見的傳輸接口。典型的驅動電路包含一時序控制器與多個源極驅動器。時序控制器運用多組傳輸線，以總線結構傳輸低擺幅差動信號至源極驅動器，而每一組傳輸線的低擺幅差動信號可代表一種信號。一般來說，這些傳輸線中的一組傳輸線用來傳輸時鐘信號，而其余皆用來傳輸數據信號，每一數據信號表示一位的數據。

請參考圖1，圖1為現有一顯示器10的示意圖。顯示器10包含一時序控制器TCON_PA及源極驅動器SD_PA1～SD_PAm。時序控制器TCON_PA利用低擺幅差動信號接口，通過一傳輸線組L1傳送一數據信號DATA_PA，以及通過一傳輸線組L2傳送一時鐘信號CLK。另外，時序控制器TCON_PA利用一晶體管邏輯(Transistor-Transistor?Logic，TTL)接口傳送一起始信號DIO至源極驅動器SD_PA1，而源極驅動器SD_PA1～SD_PAm以串接方式傳送起始信號DIO。其中，除了源極驅動器SD_PAm之外，每個源極驅動器接續延遲起始信號DIO，從而產生起始信號DIO2～DIO(m-1)。

當顯示器10欲輸出圖像數據至畫面時，首先由時序控制器TCON_PA傳送起始信號DIO至源極驅動器SD_PA1。源極驅動器SD_PA1將在一預定時間過后，通過傳輸線組L1開始抓取數據信號DATA_PA。接著，由源極驅動器SD_PA1輸出起始信號DIO2至源極驅動器SD_PA2，源極驅動器SD_PA2亦在該預定時間過后，通過傳輸線組L1開始抓取數據信號DATA_PA。以此類推，最后源極驅動器SD_Pam在接收到起始信號DIO(m-1)之后，通過傳輸線組L1開始抓取數據信號DATA_PA。如此一來，時序控制器TCON_PA便可將圖像數據分送至源極驅動器SD_PA1～SD_PAm。

請參考圖2，圖2為顯示器10中相關信號的信號時序圖。由上至下的時序所對應的信號為：時鐘信號CLK、起始信號DIO、起始信號DIO2、起始信號DIO3及數據信號DATA_PA。為求簡潔說明，圖2僅示出了部分信號時序。數據信號DATA_PA包含信號SD_PA_DATA1及SD_PA_DATA2，其為對應于源極驅動器SD_PA1及SD_PA2的接收區段，而其余區段則省略未示于圖2。數據信號DATA_PA的斜線部分則表示時序控制器TCON_PA未傳送任何低擺幅差動信號。在圖2中，信號SD_PA_DATA1及SD_PA_DATA2分別跟隨于起始信號DIO及起始信號DIO2之后一預定時間，使源極驅動器SD_PA1及SD_PA2能順利接收數據。

在顯示器10中，由于起始信號DIO1～DIOm是晶體管邏輯信號，因此容易受到噪聲影響。此外，由于時鐘信號CLK為差動信號，所以起始信號DIO1～DIOm與時鐘信號CLK之間的信號差異(Skew)較難準確控制。再者，起始信號DIO1～DIOm在源極驅動器內部的延遲時間必須小于一個時鐘信號CLK的時鐘周期，以免錯誤地起始下一源極驅動器，致使下一源極驅動器在錯誤的時序抓取數據。如前所述，起始信號DIO1～DIOm在源極驅動器內部的延遲時間必須小于一個時鐘信號的時鐘周期，這代表了若時鐘信號的頻率越高，起始信號DIO1～DIOm在源極驅動器內部的延遲時間就必須越短；由前述可知，由于起始信號DIO1～DIOm的延遲時間的限制，系統操作頻率也會相對應地受到限制，以確保源極驅動器能夠操作正確的時序。

發明內容

因此，本發明提供一種差動信號接口裝置及其相關傳輸方法，其主要利用非連續傳輸方式傳送一低擺幅差動信號。

本發明披露一種差動信號接口裝置，其包含有一差動信號傳送器及多個差動信號接收器。該差動信號傳送器用來以非連續傳輸方式傳送一低擺幅差動信號。該多個差動信號接收器用來接收該低擺幅差動信號。較佳地，該多個差動信號接收器通過一總線耦接于該多個差動信號傳送器。

本發明披露一種差動信號傳輸方法，包含有非連續性傳輸方式傳送一低擺幅差動信號，以及接收該低擺幅差動信號。較佳地，該差動信號傳輸方法運用于一總線結構。