[發(fā)明專利]半導(dǎo)體芯片

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710160324.1
• 申請(qǐng)日: 2007-12-19
• 公開（公告）號(hào): CN101207118A
• 公開（公告）日: 2008-06-25
• 發(fā)明（設(shè)計(jì)）人: 三谷仁
• 申請(qǐng)（專利權(quán)）人: 恩益禧電子股份有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L23/60;H01L23/525
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 朱進(jìn)桂

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體芯片，更具體地，涉及一種包括其中包含熔絲的冗余電路的半導(dǎo)體芯片。

背景技術(shù)

作為選擇半導(dǎo)體集成電路中的冗余電路的方法，在許多情況下采用通過激光輻射來(lái)熔化配線來(lái)選擇冗余電路的方法。通過在所述方法中使用的激光輻射熔化的那部分(在下文中稱作“熔絲元件”)由在半導(dǎo)體芯片中用作配線的導(dǎo)電層構(gòu)成。將在所述熔絲元件上形成的層間絕緣膜和鈍化膜刻蝕至預(yù)定厚度。向通過刻蝕開口的區(qū)域(在下文中稱為“熔絲開口”)施加激光束，從而切割在熔絲開口下面形成的熔絲元件。

另一方面，在組裝半導(dǎo)體芯片時(shí)吸取切割(dice)成小片的芯片的過程中，將切成小片的半導(dǎo)體芯片安裝到在升高臺(tái)上放置的膜上，并且將其從膜的背面一側(cè)升高。隨后，采用由金屬形成的底座通過真空抽吸抽吸芯片。在這種情況下已知的是，由于在升高臺(tái)和膜之間產(chǎn)生的摩擦靜電、或者由于在膜和半導(dǎo)體芯片之間產(chǎn)生的剝離起電導(dǎo)致對(duì)半導(dǎo)體芯片充電，這導(dǎo)致當(dāng)使半導(dǎo)體芯片與由金屬形成的底座接觸時(shí)產(chǎn)生靜電放電。

在熔絲區(qū)附近形成底座接觸部分的情況下，通過熔絲元件和用于選擇與熔絲元件相連的冗余電路的電路產(chǎn)生靜電放電，在某些情況下作為放電路徑。在這種情況下，由于靜電放電引起的流過用于選擇冗余電路的電路電流在某些情況下引起用于選擇冗余電路的電路操作失效。例如，當(dāng)瞬時(shí)大電流流入電路中從而熔化在電路中設(shè)置的元件時(shí)、或者當(dāng)在電路中的柵極電極和半導(dǎo)體襯底之間產(chǎn)生較高電場(chǎng)時(shí)從而通過靜電放電引起柵極氧化物膜的損壞時(shí)(例如，參見Yasuhiro?Fukuda2005年在Journal?of?the?Institute?of?Electrostatics?Japan，vol.29，No.2，p.106的“Electrostatic?Discharge?FailureMechanisms?of?Semiconductor?Devices”和JP?11-163005A)，在用于選擇冗余電路的電路中發(fā)生操作失效。

在用于選擇冗余電路的一些傳統(tǒng)電路中，在熔絲元件上面形成配線層。然而，沒有將配線層定位于熔絲開口的區(qū)域中，并且不會(huì)作為保護(hù)元件(例如，參見JP?2005-166900A、JP?2001-189385A、JP11-260922A、JP10-74838A和JP?62-84521A)。

在用于保護(hù)電路免受放電影響的保護(hù)元件設(shè)置在用于選擇冗余電路的電路中的情況下，所述放電通過熔絲元件和用于選擇與熔絲元件相連的冗余電路的電路作為放電路徑而產(chǎn)生，需要提供與接合焊盤相連的充電器件模型(CDM)的阻抗等效的阻抗的保護(hù)元件，使得確保了保護(hù)元件的保護(hù)能力。結(jié)果，保護(hù)元件的面積變大。對(duì)于每一個(gè)保護(hù)元件，同時(shí)取決于器件特性等，保護(hù)元件所需的面積是具有約15μm至約20μm的邊長(zhǎng)的正方形區(qū)域。

另外，與傳統(tǒng)熔絲元件相關(guān)聯(lián)的保護(hù)元件電連接在熔絲元件和內(nèi)部電路之間，或者與內(nèi)部電路并聯(lián)(例如，參見JP02-244740A和JP2006-073937A)。此外，在絕緣膜上形成導(dǎo)電膜以便暴露到熔絲元件開口的內(nèi)側(cè)，從而防止產(chǎn)生靜電放電(例如，參見JP2006-080411A)。

圖15是示出了其中在現(xiàn)有技術(shù)的半導(dǎo)體芯片上形成部件的區(qū)域的平面圖。如圖15所示，在一些情況下，靜電放電從半導(dǎo)體芯片9上的底座接觸區(qū)140到達(dá)熔絲形成區(qū)120。圖16是示出了現(xiàn)有技術(shù)半導(dǎo)體芯片的主要部分的截面圖。如圖16所示，在用于選擇冗余電路的傳統(tǒng)電路中沒有提供靜電放電損壞保護(hù)元件，所以由于靜電放電引起電流流至用于選擇冗余電路的電路。在圖15和圖16中，用于靜電放電的路徑用粗虛線箭頭表示。因此，在一些情況下，在用于選擇冗余電路的電路中發(fā)生操作失效，例如當(dāng)瞬時(shí)大電流沿熔絲開口17流入電路中從而熔化在電路中設(shè)置的元件(例如，熔絲元件21)，或者當(dāng)在電路中的柵極電極25和半導(dǎo)體襯底11之間產(chǎn)生較高電場(chǎng)從而通過靜電放電引起柵極氧化物膜損壞時(shí)，在用于選擇冗余電路的電路中發(fā)生操作失效。

如上所述，由于在組裝半導(dǎo)體芯片時(shí)產(chǎn)生的靜電放電引起流動(dòng)的電流通過熔絲元件進(jìn)行放電。結(jié)果，在半導(dǎo)體芯片中發(fā)生功能失效的問題增加。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的半導(dǎo)體芯片包括：至少一個(gè)熔絲元件；在熔絲元件上方形成的熔絲開口；以及放電電極，在熔絲開口的底部部分下面形成，并且在與熔絲元件相同的層以及熔絲元件上方的層之一中形成。

因此，由于在組裝半導(dǎo)體芯片時(shí)產(chǎn)生的靜電放電引起流動(dòng)的電流可以通過放電電極進(jìn)行放電。結(jié)果，可以防止由于靜電放電引起流動(dòng)的電流通過熔絲元件進(jìn)行放電，并且可以防止在半導(dǎo)體芯片中發(fā)生功能失效。