[發(fā)明專利]嵌入多個(gè)共享非易失性存儲(chǔ)器的控制器的系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 200710154779.2
• 申請(qǐng)日: 2007-09-19
• 公開（公告）號(hào): CN101149686A
• 公開（公告）日: 2008-03-26
• 發(fā)明（設(shè)計(jì)）人: 崔成業(yè)
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G06F9/445
• 分類號(hào): G06F9/445
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 邵亞麗

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2006年9月19日提交的韓國(guó)專利申請(qǐng)?zhí)?0-2006-90868優(yōu)先權(quán)，將其全部?jī)?nèi)容以引用的方式合并在此。

技術(shù)領(lǐng)域

本發(fā)明涉及非易失性存儲(chǔ)器，更特別地，涉及嵌入多個(gè)共享非易失性存儲(chǔ)器的控制器的系統(tǒng)。

背景技術(shù)

已經(jīng)將高容量閃存卡嵌入到移動(dòng)設(shè)備中。嵌入式閃存卡的一個(gè)示例被稱為moviNAND。moviNAND是使用多媒體卡(MMC)接口協(xié)議的嵌入式NAND閃存。

當(dāng)在系統(tǒng)中嵌入moviNAND時(shí)，處理器使用MMC接口協(xié)議存取嵌入式閃存。

發(fā)明內(nèi)容

本發(fā)明的示例性實(shí)施例提供了可以使用moviNAND引導(dǎo)的系統(tǒng)。

本發(fā)明的示例性實(shí)施例還提供了在雙核系統(tǒng)中使用非易失性存儲(chǔ)器能夠存儲(chǔ)或存取數(shù)據(jù)的設(shè)備。

本發(fā)明的示例性實(shí)施例提供了系統(tǒng)，包括：CPU；非易失性存儲(chǔ)器，存儲(chǔ)引導(dǎo)碼和數(shù)據(jù)；從卡控制器，控制非易失性存儲(chǔ)器；卡主機(jī)控制器，與從卡控制器通信；以及存儲(chǔ)控制器，控制外部存儲(chǔ)器。在引導(dǎo)操作中，存儲(chǔ)控制器在CPU的控制下直接存取非易失性存儲(chǔ)器來(lái)讀取引導(dǎo)碼。

在一些示例性實(shí)施例中，在正常操作中，存儲(chǔ)控制器在CPU的控制下存儲(chǔ)外部存儲(chǔ)器，卡主機(jī)控制器通過從卡控制器存取非易失性存儲(chǔ)器。

在一些示例性實(shí)施例中，非易失性存儲(chǔ)器包括NAND閃存。

在一些示例性實(shí)施例中，存儲(chǔ)控制器使用NAND接口協(xié)議。

在一些示例性實(shí)施例中，從卡控制器使用MMC接口協(xié)議。

在本發(fā)明的一些示例性實(shí)施例中，系統(tǒng)包括：CPU；非易失性存儲(chǔ)器，存儲(chǔ)引導(dǎo)碼和數(shù)據(jù)；存儲(chǔ)控制器，在CPU的控制下通過第一存取路徑讀入非易失性存儲(chǔ)器的引導(dǎo)碼；以及外部存儲(chǔ)器，在CPU控制下通過第二存取路徑由存儲(chǔ)控制器存取。

在一些示例性實(shí)施例中，第一存取路徑包括在存儲(chǔ)控制器和非易失性存儲(chǔ)器之間連接的總線以及與總線連接的第一傳送門。

在一些示例性實(shí)施例中，在引導(dǎo)操作中由CPU激活第一傳送門。

在一些示例性實(shí)施例中，第二存取路徑包括在存儲(chǔ)控制器與外部存儲(chǔ)器之間連接的總線以及與總線連接的第二傳送門。

在一些示例性實(shí)施例中，在正常操作中由CPU激活第二傳送門。

在一些示例性實(shí)施例中，系統(tǒng)進(jìn)一步包括通過從卡控制器存取非易失性存儲(chǔ)器的主卡控制器。

在本發(fā)明的一些示例性實(shí)施例中，系統(tǒng)包括：第一CPU；第二CPU；非易失性存儲(chǔ)器，存儲(chǔ)數(shù)據(jù)的；以及設(shè)備忙狀態(tài)機(jī)器，選擇第一CPU和第二CPU之一來(lái)存取非易失性存儲(chǔ)器。由設(shè)備忙狀態(tài)機(jī)器選擇的第一CPU和第二CPU之一來(lái)存取非易失性存儲(chǔ)器。

在一些示例性實(shí)施例中，設(shè)備忙狀態(tài)機(jī)器使用循環(huán)方法支持具有第一和第二核的雙核CPU。

在一些示例性實(shí)施例中，設(shè)備忙狀態(tài)機(jī)器支持使用主-從方法的具有第一和第二核的雙核CPU。

在一些示例性實(shí)施例中，非易失性存儲(chǔ)器包括NAND閃存。

附圖說(shuō)明

從下面的示例性實(shí)施例的描述中，聯(lián)系附圖，本發(fā)明性構(gòu)思的示例性實(shí)施例的這些和/或其它方面和特點(diǎn)將變得更加明顯和更容易理解，其中：

圖1是根據(jù)本發(fā)明示例性實(shí)施例的嵌入式moviNAND系統(tǒng)的框圖；以及

圖2是根據(jù)本發(fā)明示例性實(shí)施例的用于在嵌入雙核CPU的系統(tǒng)中存取一個(gè)非易失性存儲(chǔ)器的系統(tǒng)的框圖。

具體實(shí)施方式

聯(lián)系附圖，將做出對(duì)本發(fā)明的示例性實(shí)施例的引用。

圖1是根據(jù)本發(fā)明的示例性實(shí)施例的嵌入moviNAND的系統(tǒng)100的框圖。參照?qǐng)D1，系統(tǒng)100包括CPU核10、moviNAND?20、和存儲(chǔ)器30。

CPU核10在系統(tǒng)100中執(zhí)行處理操作。CPU核10包括CPU?3、主卡控制器5、存儲(chǔ)控制器7。CPU?3是中央處理單元。主卡控制器5與moviNAND連接，而存儲(chǔ)控制器7與存儲(chǔ)器30連接。

moviNAND?20包括使用MMC接口協(xié)議的嵌入式NAND閃存。MoviNAND?20包括從卡控制器21、NAND閃存23、傳送門25。從卡控制器21與主卡控制器5連接。NAND閃存23是非易失性存儲(chǔ)器。傳送門25在CPU?3的控制下與總線15連接或斷開。存儲(chǔ)器30可以包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)等。

本發(fā)明的示例性實(shí)施例進(jìn)一步包括能夠直接存取moviNAND中的閃存的總線和控制它的控制信號(hào)。