[發明專利]管理數據移動的方法和使用該方法的細胞寬帶引擎處理器

有效

• 申請號: 200710153176.0
• 申請日: 2007-09-28
• 公開（公告）號: CN101398803A
• 公開（公告）日: 2009-04-01
• 發明（設計）人: 王崢;陳亮;汪文俊;馮寬
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F13/28
• 代理公司: 北京市柳沈律師事務所
• 代理人: 黃小臨;周少杰

技術領域

本發明涉及一種細胞寬帶引擎處理器，尤其涉及一種在細胞寬帶引擎處理器中管理數據移動的方法和使用該方法的細胞寬帶引擎處理器。

背景技術

細胞寬帶引擎(以下簡稱為“CellBE”)處理器是利用并行處理的一類微處理器。通常，一個細胞寬帶引擎處理器的基本配置包括“強大處理器元件”(以下簡稱為“PPE”)、8個“協處理器元件”(以下簡稱為“SPE”)、存儲流控制器(以下簡稱為“MFC”)、內部中斷控制器(以下簡稱為“IIC”)以及主存。CellBE處理器的計算部件是PPE和SPE。CellBE處理器的構成部分采用高速總線“單元互連總線”(以下簡稱為“EIB”)連接在一起。8個SPE兩兩之間有25.6GB的高速總線可以進行數據交換，而SPE和主存之間一共只有25.6GB的總線，SPE之間的總線傳輸和各個SPE到主存之間的總線傳輸是可以并發的。CellBE處理器可以應用到手持裝置到主計算機的各種應用中。

CellBE處理器為計算機的結構體系帶來飛躍性的改變。CellBE處理器由于具備八個SPE，并且這八個SPE能夠進行并行處理，因此顯著地提高了計算機的計算性能。為了解決CellBE處理器中的存儲壁壘問題，為CellBE處理器中的每個SPE都配備了一個專用的局部存儲，每個SPE只能直接對其本地存儲(以下簡稱為“LS”)進行存取。引入本地存儲雖然能夠降低存儲等待，但是本地存儲的大小通常為256KB，這樣大小的存儲空間由于對程序二進制尺寸的限制而為開發者帶來了不便。而且，由于這樣的SPE缺乏高速緩存器，這會顯著地降低CellBE處理器處理大數據量應用程序的計算性能，這些大數據量應用程序諸如高性能計算、數字媒體、以及財務應用程序。

為了解決上述問題，現有的CellBE處理器為SPE增設了專用的物理高速緩存器，這雖然提高了計算性能，但是也使得CellBE處理器的架構體系更為復雜，導致成本的增加。另外一種方法是采用軟高速緩存器，該方法使用本地存儲的一部分作為軟高速緩存器。這種技術方案的缺點在于該技術會降低本地存儲的可用空間，并且一旦程序比較大時，該軟高速緩存器將不能使用。

另外，現有技術的另一個問題是本地存儲對持久數據管理。由于本地存儲的大小的局限，大多數持久數據必須放到由PPE管理的主存。這樣就存在幾個與主存進行通信的缺點。首先，PPE中的處理可能被OS切斷，并且PPE和SPE之間的通信開銷將會增加。其次，主存中的數據將被換出到硬盤換區中，這樣就會增加處理的等待。其三，不規則的數據移動易于導致高速緩存器不一致(inconsistent)的問題，諸如高速緩存器偽共享(false?sharing)問題。

為了解決至少上述問題之一，本發明提供一種有效的持久數據管理方法以增強軟件管理高速緩存器的性能和適用性。

發明內容

因此，根據本發明一個方面，提供了一種在細胞寬帶引擎處理器中管理數據移動的方法，包括：從細胞寬帶引擎處理器的多個SPE中確定一個或多個空閑SPE，并將所述空閑SPE的LS的起始有效地址和用于命令隊列的有效地址通知給所述多個SPE中的計算SPE；以及所述空閑SPE基于來自計算SPE的命令隊列管理與所述計算SPE的計算有關的數據的移動。

根據本發明另一個方面，提供一種細胞寬帶引擎處理器，包括具有強大處理器元件(PPE)、多個協處理器元件(SPE)、與每個SPE相關聯的存儲流控制器(MFC)和局部存儲(LS)、內部中斷控制器(IIC)以及主存，其特征在于，在所述細胞寬帶引擎處理器執行應用程序時，所述強大處理器元件用于從所述多個SPE中創建一個計算SPE以及從所述多個SPE的空閑SPE中為所述計算SPE創建一個管理SPE，并將與所述管理SPE相關聯的LS的起始有效地址和用于命令隊列的有效地址通知給多個協處理器元件中的執行該應用程序的計算SPE，而所述管理SPE的LS中包括用于存儲所述命令隊列的部分和用于緩存數據的緩沖器部分，并且用于基于來自計算SPE的命令隊列管理與所述計算SPE的計算有關的數據的移動。

附圖說明

下面參照附圖僅作為示例詳細描述本發明的實施例，其中：

圖1所示的是根據本發明的在細胞寬帶引擎處理器中管理數據移動的方法的加載數據流程圖；

圖2所示的是根據本發明的在細胞寬帶引擎處理器中管理數據移動的方法的存儲數據流程圖；

圖3所示的是根據本發明的細胞寬帶引擎處理器的管理SPE和計算SPE的架構體系的示意圖；

具體實施方式