[發明專利]功率金屬氧化物半導體場效應晶體管的集成

無效

• 申請號: 200710151547.1
• 申請日: 2007-09-26
• 公開（公告）號: CN101159249A
• 公開（公告）日: 2008-04-09
• 發明（設計）人: 高榮正
• 申請（專利權）人: 美國凹凸微系有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L27/02;H01L29/78;G02F1/133
• 代理公司: 北京北翔知識產權代理有限公司
• 代理人: 謝靜;楊勇

1.一種用于集成的方法，包括：

形成一N型雙耗盡(NDD)層；以及

將至少一個來自控制器電路的晶體管和一晶體管開關制造于單一芯片上，

其中所述控制器電路用于控制所述晶體管開關。

2.根據權利要求1所述的方法，其特征在于所述的控制器電路和所述的晶體管開關是制造于所述單一芯片上的。

3.根據權利要求1所述的方法，其特征在于所述的至少一個晶體管和所述的晶體管開關是高電壓晶體管。

4.根據權利要求1所述的方法，其特征在于還包括：

在形成所述的NDD層之后形成一間隙壁。

5.根據權利要求1所述的方法，其特征在于還包括：

在形成所述的NDD層之前形成一間隙壁。

6.根據權利要求1所述的方法，其特征在于所述的NDD層以大約在1.0E12?atoms/cm²和9.0E13?atoms/cm²之間的注入量形成的。

7.根據權利要求1所述的方法，其特征在于還包括：

形成一被所述NDD層所包圍的N型深摻雜(N+)層，

其中所述N+層的深度小于所述NDD層的深度，并且所述N+層的密度大于所述NDD層的密度。

8.根據權利要求1所述的方法，其特征在于所述至少一個來自所述控制器電路的晶體管包括一橫向擴散金屬氧化物半導體(LDMOS)晶體管。

9.根據權利要求1所述的方法，其特征在于所述晶體管開關包括一雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管。

10.一種集成電路(IC)，包括：

一開關，包括一N型雙耗盡(NDD)層；以及

一控制器電路，用于控制所述開關。

11.根據權利要求10所述的集成電路，其特征在于所述的開關還包括一被所述NDD層所包圍的N型深摻雜(N+)層，并且其中所述NDD層和所述N+層構成所述開關的漏極區域。

12.根據權利要求11所述的集成電路，其特征在于所述N+層的深度小于所述NDD層的深度，并且所述N+層的密度大于所述NDD層的密度。

13.根據權利要求10所述的集成電路，其特征在于所述控制器電路包括至少一高電壓(HV)晶體管，以及所述開關包括一高電壓(HV)晶體管。

14.根據權利要求10所述的集成電路，其特征在于所述控制器電路包括至少一橫向擴散金屬氧化物半導體(LDMOS)晶體管。

15.根據權利要求10所述的集成電路，其特征在于所述開關包括一雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管。

16.根據權利要求10所述的集成電路，其特征在于所述NDD層是以大約在1.0E12?atoms/cm²和9.0E13?atoms/cm²之間的注入量形成的。

17.一種顯示系統，包括：

一液晶顯示(LCD)設備；以及

一用于將直流電壓轉換為交流電壓的反相器，所述反相器包括：

一開關，包括一N型雙耗盡(NDD)層；以及

一控制器電路，用于控制所述開關，

其中所述控制器電路和所述開關是集成于單一芯片上。

18.根據權利要求17所述的顯示系統，其特征在于所述開關還包括一被所述NDD層所包圍的N型深摻雜(N+)層，并且其中所述的NDD層和所述的N+層構成所述開關的漏極區域。

19.根據權利要求17所述的顯示系統，其特征在于所述控制器電路包括至少一個高電壓(HV)晶體管，以及所述開關包括一高電壓(HV)晶體管。

20.根據權利要求17所述的顯示系統，其特征在于所述控制器電路包括至少一個橫向擴散金屬氧化物半導體(LDMOS)晶體管。

21.根據權利要求17所述的顯示系統，其特征在于所述開關包括一雙擴散耗盡型金屬氧化物半導體(DDDMOS)晶體管。

22.根據權利要求17所述的顯示系統，其特征在于所述NDD層是以大約在1.0E12?atoms/cm²和9.0E13?atoms/cm²之間的注入量形成的。