[發明專利]存儲單元陣列以及形成該存儲單元陣列的方法

無效

• 申請號: 200710146082.0
• 申請日: 2007-09-07
• 公開（公告）號: CN101140935A
• 公開（公告）日: 2008-03-12
• 發明（設計）人: L·黑內克;M·波普
• 申請（專利權）人: 奇夢達股份公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/522;H01L21/8242;H01L21/768
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 章社杲;吳貴明

1.一種包括存儲單元陣列的集成電路，包括：

多個存儲單元，每個所述存儲單元包括存儲電容器和存取晶體管；

多條定向于第一方向的位線；

多條定向于第二方向的字線，所述第二方向垂直于所述第一方向；

具有表面的半導體襯底，多個有源區形成在所述半導體襯底中，每個有源區在所述第二方向上延伸；

所述存取晶體管將所述存儲電容器中的相對應存儲電容器電耦接于相應的所述位線，其中：

每個所述存取晶體管的柵電極連接于相應的字線，

所述存儲電容器的電容器介電質具有大于8的相對介電常數，

所述字線設置在所述位線的上方。

2.根據權利要求1所述的集成電路，其中，每個柵電極設置在凹槽中，所述凹槽延伸于所述半導體襯底中。

3.根據權利要求1所述的集成電路，其中，每個所述柵電極包括盤形部分，以使所述柵電極包圍所述晶體管溝道的三側。

4.根據權利要求1所述的集成電路，其中，每個存儲電容器是溝槽式電容器，所述溝槽式電容器包括第一電容器電極、第二電容器電極、以及設在所述第一和第二電容器電極之間的介電層，其中，所述第一和第二電容器電極以及介電層設置于延伸進入所述半導體襯底的溝槽中。

5.根據權利要求1所述的集成電路，其中，所述柵電極通過柵極接觸部連接于相應的字線。

6.根據權利要求1所述的集成電路，其中，每個所述存取晶體管包括：

第一和第二源/漏極區以及形成在所述第一和第二源/漏極區之間的溝道，所述柵電極控制所述溝道的導電性；

絕緣隔離物，使所述柵電極電絕緣于所述第一和第二源/漏極區，所述隔離物相對于所述襯底表面垂直地延伸。

7.根據權利要求1所述的集成電路，其中，連接所述第一和第二源/漏極區的所述溝道包括相對于所述襯底表面的垂直部分和水平部分，所述水平部分鄰接于所述柵電極的底側。

8.根據權利要求1所述的集成電路，其中，所述字線由金屬制成。

9.一種包括存儲單元陣列的集成電路，包括：

多個存儲單元，每個存儲單元包括存儲電容器和存取晶體管；

多條定向于第一方向的位線；

多條定向于第二方向的字線，所述第二方向垂直于所述第一方向；

具有表面的半導體襯底，多個有源區形成在所述半導體襯底中，每個所述有源區在所述第二方向上延伸；

所述存取晶體管將所述存儲電容器的相對應存儲電容器電耦接于相應的位線，每個晶體管包括：

第一源/漏極區，連接于所述存儲電容器的電極，

第二源/漏極區，鄰近于所述襯底表面，

溝道，將所述第一和第二源/漏極區連接，溝道區設置在所述有源區中，以及

柵電極，沿著所述溝道區設置，所述柵電極控制在所述第一和第二源/漏極區之間的電流流動，所述柵電極連接于所述多條字線中的一條字線，

其中每個所述柵電極包括底側，每條字線包括底側，所述柵電極的底側設置在所述字線的底側的下方，并且所述字線設置在所述位線的上方，其中，每個存儲電容器包括第一和第二電容器電極，以及設置在所述第一和第二電容器電極之間的介電層，電容器介電質具有大于8的相對介電常數。

10.一種包括存儲單元陣列的集成電路，包括：

多個存儲單元，每個存儲單元包括存儲電容器和存取晶體管；

多條定向于第一方向的位線；

多條定向于第二方向的字線，所述第二方向垂直于所述第一方向；

具有表面的半導體襯底，多個有源區形成在所述半導體襯底中，每個有源區在所述第二方向上延伸；

所述存取晶體管將所述存儲電容器中的相對應存儲電容器電耦接于相應的位線，其中所述電容器的電極通過設置在所述半導體襯底上方的導電結構連接于所述存取晶體管，其中每個所述存取晶體管的柵電極連接于相應的字線，并且其中所述字線設置在所述位線的上方。

11.根據權利要求10所述的集成電路，其中，每個柵電極設置在凹槽中，所述凹槽延伸于所述半導體襯底中。