[發(fā)明專利]一種偏置電路以及壓控振蕩器

無效

• 申請?zhí)枺?/td>: 200710146075.0
• 申請日: 2007-09-07
• 公開（公告）號: CN101127525A
• 公開（公告）日: 2008-02-20
• 發(fā)明（設計）人: 李運海
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/08
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

1.一種偏置電路，其特征在于，包括：

誤差放大電路，所述誤差放大電路的反相輸入端接參考電壓；

壓控電流源，所述壓控電流源的電壓控制端與所述誤差放大電路的電壓輸出端相連，所述壓控電流源的電流大小受所述誤差放大電路的電壓輸出端電壓的控制；

延遲控制電路，所述延遲控制電路的電流輸入端與所述壓控電流源相連，所述延遲控制電路的輸出端與所述誤差放大電路的同相輸入端相連，所述延遲控制電路的電壓輸入端與控制電壓提供端相連；

所述延遲控制電路用于根據所述控制電壓調整延遲控制電路的輸出電壓。

2.根據權利要求1所述的偏置電路，其特征在于，

所述壓控電流源為NMOS管，所述壓控電流源管的柵極與所述誤差放大電路的電壓輸出端相連，漏極與所述延遲控制電路的電流輸入端相連，源極與地相連。

3.根據權利要求1所述的偏置電路，其特征在于，

所述壓控電流源為PMOS管，所述壓控電流源管的柵極與所述誤差放大電路的電壓輸出端相連，漏極與所述延遲控制電路的電流輸入端相連，源極與工作電壓提供端相連。

4.根據權利要求2或3所述的偏置電路，其特征在于，所述誤差放大電路包括：

同相輸入端；

反相輸入端；

電壓輸出端；

第一MOS管；

第二MOS管，所述第二MOS管的柵極與第一MOS管的柵極相連，第二MOS管的源極與第一MOS管的源極相連，第一MOS管的柵極和自身漏極相連；

第三MOS管，所述第三MOS管的柵極與所述同相輸入端相連，漏極與所述第一MOS管的漏極相連；

第四MOS管，所述第四MOS管的柵極與所述反相輸入端相連，漏極與所述第二MOS管的漏極相連，所述第二MOS管的漏極與第四MOS管的漏極與所述電壓輸出端相連；

第五MOS管，所述第五MOS管的柵極接偏置電壓，漏極與所述第三MOS管的源極以及所述第四MOS管的源極相連；

當所述壓控電流源管為NMOS管時，第五MOS管的源極與工作電壓提供端相連；

當所述壓控電流源管為PMOS管時，第五MOS管的源極與地相連。

5.根據權利要求1所述的偏置電路，其特征在于，

所述延遲控制電路包括：

輸出端；

第六MOS管，漏極與所述輸出端相連，源極與所述壓控電流源相連，柵極與地相連；

壓控電阻，所述壓控電阻與第六MOS管相連，所述壓控電阻的電壓控制端上加載有控制電壓。

6.根據權利要求5所述的偏置電路，其特征在于，所述壓控電阻包括：

第七MOS管，所述第七MOS管的柵極上加載有控制電壓；

第八MOS管，所述第八MOS管的漏極與第七MOS管的漏極相連，源極與第七MOS管的源極相連并與地相連，柵極與自身漏極相連。

7.根據權利要求1所述的偏置電路，其特征在于，

所述延遲控制電路包括：

輸出端；

第六MOS管，漏極與所述輸出端相連，源極與所述壓控電流源相連，柵極與工作電壓提供端相連；

壓控電阻，所述壓控電阻與第六MOS管相連，所述壓控電阻的電壓控制端上加載有控制電壓。

8.根據權利要求7所述的偏置電路，其特征在于，所述壓控電阻包括：

第七MOS管，所述第七MOS管的柵極上加載有控制電壓；

第八MOS管，所述第八MOS管的漏極與第七MOS管的漏極相連，源極與第七MOS管的源極相連并與工作電壓提供端相連，柵極與自身源極相連。

9.一種壓控振蕩器，其特征在于，包括：

參考電壓提供端，用于提供參考電壓；

控制電壓提供端，用于提供控制電壓；

偏置電路，用于在參考電壓提供端提供的參考電壓以及控制電壓提供端提供的控制電壓的控制下產生輸出電壓；

延遲單元，用于根據所述誤差放大電路的輸出電壓以及控制電壓提供端輸出的控制電壓產生差分信號。

10.根據權利要求9所述的壓控振蕩器，其特征在于，所述偏置電路包括：

誤差放大電路，所述誤差放大電路的反相輸入端接參考電壓；

壓控電流源，所述壓控電流源的電壓控制端與所述誤差放大電路的電壓輸出端相連，所述壓控電流源的電流大小受所述誤差放大電路的電壓輸出端電壓的控制；

延遲控制電路，所述延遲控制電路的電流輸入端與所述壓控電流源相連，所述延遲控制電路的輸出端與所述誤差放大電路的同相輸入端相連，所述延遲控制電路的電壓輸入端與控制電壓提供端相連；

所述延遲控制電路用于根據所述控制電壓調整延遲控制電路的輸出電壓。