[發(fā)明專利]一種快速處理報文的方法及裝置

無效

• 申請?zhí)枺?/td>: 200710145758.4
• 申請日: 2007-09-05
• 公開（公告）號: CN101159729A
• 公開（公告）日: 2008-04-09
• 發(fā)明（設(shè)計）人: 田浩
• 申請（專利權(quán)）人: 杭州華三通信技術(shù)有限公司
• 主分類號: H04L29/02
• 分類號: H04L29/02;H04L12/56
• 代理公司: 北京挺立專利事務(wù)所
• 代理人: 龔家驊

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種快速處理報文的方法及裝置。

背景技術(shù)

現(xiàn)有技術(shù)中，不同局域網(wǎng)之間通過互聯(lián)網(wǎng)通信，如圖1所示，局域網(wǎng)A和局域網(wǎng)B的網(wǎng)關(guān)負(fù)責(zé)報文處理。然而，數(shù)據(jù)報文在互聯(lián)網(wǎng)中通常不會是簡單的直接傳遞，而是會經(jīng)過各種特殊的處理。比如考慮到互聯(lián)網(wǎng)的不安全性，需要在源端對報文進行加密并在目的端進行解密；或者在源端對報文進行壓縮，并在目的端進行解壓縮等。這種對報文的處理通常有多種實現(xiàn)方式，比如通過軟件代碼實現(xiàn)對報文的處理，這相當(dāng)于把所有的工作都交給了處理器處理，這將給處理器帶來極大的負(fù)擔(dān)。

為了減輕處理器的負(fù)擔(dān)，目前業(yè)界也有采用通過硬件實現(xiàn)對前述報文的處理工作，相當(dāng)于起到協(xié)處理器的功能，通過此種實現(xiàn)方式，系統(tǒng)在收到報文后，不是交給處理器進行報文處理，而是把報文交給協(xié)處理器單元，進行加、解密或其他處理工作，在處理完成以后再通知處理器把已完成處理的數(shù)據(jù)報文取走。由于在現(xiàn)有技術(shù)中，路由器或三層交換機系統(tǒng)主要是基于PCI(Peripheral?Component?Interconnect，外部組件互連)或PCI-X(PCI-eXpress，PCI擴展)總線技術(shù)，如圖2所示，通過處理器加北橋的方式或直接選用SOC(System?On?Chip，系統(tǒng)芯片)處理器，并借由PCI或PCI-X總線與各種設(shè)備相連，比如PCI橋片、網(wǎng)卡或者是通過南橋連接更為普通的總線設(shè)備，如BootROM、CPLD(Complex?Programmable?Logic?Device，復(fù)雜可編程邏輯器件)等，處理器外掛的DDR(Double?Data?Rate，雙倍數(shù)據(jù)速率)SDRAM(Synchronous?Dynamic?Random?Access?Memory，同步動態(tài)隨機接入存儲器)或DDR2?SDRAM(第二代雙倍速率同步動態(tài)隨機存儲器)內(nèi)存條用于系統(tǒng)軟件運行及暫存。而為完成某一特定業(yè)務(wù)處理功能的協(xié)處理器芯片則通常是作為一個設(shè)備掛在PCI或PCI-X總線上的。

下面再結(jié)合圖2說明上述現(xiàn)有技術(shù)關(guān)于報文加密的協(xié)處理器處理流程，包括以下步驟：

1、業(yè)務(wù)端口(如網(wǎng)口)在收到報文后將數(shù)據(jù)存入系統(tǒng)為其分配的指定內(nèi)存空間，通常存在DIMM(Dual?In-line?Memory?Module，雙面引腳內(nèi)存條)中，處理器通過雙倍速總線存取數(shù)據(jù)。

2、處理器首先對報文進行處理，例如對于轉(zhuǎn)發(fā)業(yè)務(wù)，需要確定其目標(biāo)地址，也就是出端口。

3、如果該目標(biāo)地址屬于不安全區(qū)域，需要報文加密，處理器會通過PCI/PCI-X總線通知協(xié)處理器，指定內(nèi)存空間存在待加密報文。

4、協(xié)處理器通過其自身的DMA(Direct?Memory?Access，直接內(nèi)存訪問)控制器將報文從內(nèi)存中取走，并進行相應(yīng)的加密處理。

5、協(xié)處理器通過其自身的DMA控制器將已完成處理的報文寫入指定內(nèi)存空間，并上報中斷通知處理器報文已處理完畢。

6、處理器響應(yīng)中斷，并通知目的端口將已完成處理報文取走并發(fā)送或進行其他處理。

從上述協(xié)處理器處理的流程中，已看到為完成對數(shù)據(jù)報文的處理，無論是對數(shù)據(jù)的讀取還是寫入，會多次使用PCI這種低速、低帶寬的總線(即使使用PCI-X總線，總線帶寬依然不理想，且設(shè)計更為復(fù)雜)。因此，這種方案雖然能夠在一定程度上將處理器從繁忙的工作中解脫出來，但隨著當(dāng)前互聯(lián)網(wǎng)流量呈幾何級倍數(shù)的增長，如果仍然使用PCI這種低速、低帶寬的總線作為設(shè)備的接口，將必然使得協(xié)處理器件的處理能力成為新的系統(tǒng)瓶頸。另外，由于報文處理的多樣性，比如加解密、壓縮解壓縮、協(xié)議處理等，為適應(yīng)不同場合的應(yīng)用，有可能需要各種各樣的協(xié)處理器，而如果事先在路由器等交換投備上添加處理各種業(yè)務(wù)的協(xié)處理器，一旦實際應(yīng)用不需要，則會造成成本的浪費；而如果在某款交換設(shè)備上只設(shè)置一種協(xié)處理器的接口，一旦需要處理其他報文業(yè)務(wù)，由于無法對相應(yīng)的協(xié)處理器進行擴展，則會造成該交換設(shè)備的通用性不強等不足。

發(fā)明內(nèi)容

本發(fā)明提供了一種協(xié)處理方法及裝置，以提高協(xié)處理總線帶寬，進而提升系統(tǒng)性能。

本發(fā)明提供了一種處理裝置，應(yīng)用于對接收的數(shù)據(jù)快速進行相應(yīng)業(yè)務(wù)的處理，包括處理器、協(xié)處理器和存儲器，所述處理器、協(xié)處理器和存儲器分別通過高速總線通信；

所述處理器，在接收到需要進行業(yè)務(wù)處理的數(shù)據(jù)時，將該待處理的數(shù)據(jù)存儲到存儲器中，并通知所述協(xié)處理器對待處理數(shù)據(jù)進行相應(yīng)的業(yè)務(wù)處理；

存儲器，分別與所述處理器和協(xié)處理器連接，用于存儲前述待處理數(shù)據(jù)，供所述協(xié)處理器調(diào)用；