[發(fā)明專利]信號處理電路及信號處理方法

有效

• 申請?zhí)枺?/td>: 200710145698.6
• 申請日: 2002-02-10
• 公開（公告）號: CN101127228A
• 公開（公告）日: 2008-02-20
• 發(fā)明（設(shè)計）人: 真下著明
• 申請（專利權(quán)）人: 蒂雅克株式會社
• 主分類號: G11B20/10
• 分類號: G11B20/10;G11B20/24;H03K5/1252
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司
• 代理人: 逯長明

1.一種信號處理電路，是從輸入脈沖信號除去噪聲成分，得輸出脈沖信號，其特征在于：包括：

一柵極部，供給該輸入脈沖信號和時脈，按照該輸入脈沖信號，輸出時脈；

一計數(shù)部，是按照該輸出脈沖信號，清除該輸出計數(shù)值，計數(shù)從該柵極輸出的時脈；

一保持部，按照該計數(shù)部的計數(shù)值，使該輸出脈沖信號置位或重置。

2.如權(quán)利要求1所述的信號處理電路，其特征在于：該柵極部，包括：

一第一柵極電路，是在輸入脈沖信號的高準(zhǔn)位期間，輸出該時脈；以及

一第二柵極電路，是在該輸入脈沖信號的低準(zhǔn)位期間，輸出該時脈；

計數(shù)部，包括：

一第一計數(shù)器，是在輸出脈沖信號的低準(zhǔn)位期間，計數(shù)，從該第一柵極電路的時脈；以及

一第二計數(shù)器是在該輸出脈沖信號的高準(zhǔn)位期間，計數(shù)，從該第二柵極電路的時脈；

該保持部，在該第一計數(shù)器的計數(shù)值和該第二計數(shù)器的計數(shù)值，達(dá)到預(yù)設(shè)計數(shù)值時進(jìn)行置位或重置。

3.如權(quán)利要求1或2所述的信號處理電路，其特征在于：包括：

一第一遲延電路，使該輸出脈沖信號，遲延所定的預(yù)設(shè)期間；

一第二遲延電路，使在該第一遲延電路，遲延的輸出，遲延所定的預(yù)設(shè)期間；

一計數(shù)器，由該第二遲延電路的輸出，加以清除，計數(shù)該時脈；以及

一鎖存電路，由該第一遲延電路，鎖存該計數(shù)器的計數(shù)值。

4.一種信號處理方法，從輸入脈沖信號，除去噪聲成分，使輸出脈沖信號輸出，其特征在于：包括：

第一順序，供給該輸入脈沖信號及時脈，按照輸入脈沖信號，輸出該時脈；

第二順序，按照該輸出脈沖信號，清除該輸出計數(shù)值，計數(shù)該第一順序的輸出時脈，輸出計數(shù)值；以及

第三順序，按照在該第二順序所得的該計數(shù)值，使該輸出脈沖信號置位或重置。

5.如權(quán)利要求4所述的信號處理方法，其特征在于：

該第一順序在該輸入脈沖信號的高準(zhǔn)位期間，輸出該時脈，同時，在該輸入脈沖信號的低準(zhǔn)位期間，輸出該時脈；

該第二順序，在該輸出脈沖信號的低準(zhǔn)位期間，計數(shù)供給的時脈，同時，在該輸出脈沖的高準(zhǔn)位期間，計數(shù)供給的時脈；以及

該第三順序，在該第二順序所計數(shù)的低準(zhǔn)位期間的計數(shù)值，及高準(zhǔn)位期間的計數(shù)值達(dá)到所定的預(yù)設(shè)計數(shù)值時，進(jìn)行置位或重置。

6.如權(quán)利要求4或5所述的信號處理方法，其特征在于：包括：

第四順序，使該輸出脈沖信號，遲延所定的預(yù)設(shè)期間；

第五順序，使在該第四順序遲延的信號，遲延所定的預(yù)設(shè)期間；以及

第六順序，由該第四順序所遲延的信號，鎖存該時脈的計數(shù)值，由該第五序順?biāo)t延的信號，清除該時脈的計數(shù)值。