[發明專利]半導體存儲器件

無效

• 申請號: 200710141995.3
• 申請日: 2007-08-17
• 公開（公告）號: CN101165806A
• 公開（公告）日: 2008-04-23
• 發明（設計）人: 增尾昭
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京市金杜律師事務所
• 代理人: 季向岡

1.一種半導體存儲器件，具有在第一存儲節點和第二存儲節點存儲互補數據的鎖存電路，其特征在于：

上述鎖存電路包括

第一負載晶體管，具有連接在上述第一存儲節點上的漏極、被提供電源電壓的源極、以及連接在上述第二存儲節點上的柵極；

第二負載晶體管，具有連接在上述第二存儲節點上的漏極、被提供上述電源電壓的源極、以及連接在上述第一存儲節點上的柵極；

第一驅動晶體管，具有連接在上述第一存儲節點上的漏極和連接在上述第二存儲節點上的柵極；

第二驅動晶體管，具有連接在上述第二存儲節點上的漏極和連接在上述第一存儲節點上的柵極；以及

存儲節點電壓控制電路，進行控制使得提升上述第一存儲節點和第二存儲節點中保持著邏輯低電平的存儲節點的電壓而不使上述第一負載晶體管和第二負載晶體管的各個源極的電壓發生變化。

2.根據權利要求1所述的半導體存儲器件，其特征在于：

上述存儲節點電壓控制電路在向上述鎖存電路寫入數據時進行控制。

3.根據權利要求1所述的半導體存儲器件，其特征在于：

上述存儲節點電壓控制電路，具有在向上述鎖存電路寫入數據時通過使上述第一存儲節點和上述第二節點進行耦合而將上述第一存儲節點的電壓和上述第二存儲節點的電壓均衡為中間電壓的功能。

4.根據權利要求1所述的半導體存儲器件，其特征在于：

上述存儲節點電壓控制電路，具有在向上述鎖存電路寫入數據時將上述第一存儲節點和第二存儲節點中保持著邏輯低電平的存儲節點的電壓提升為邏輯高電平的功能。

5.根據權利要求1所述的半導體存儲器件，其特征在于：

還包括插入在上述第一驅動晶體管和第二驅動晶體管的各個源極與接地電壓之間的電流切斷晶體管。

6.根據權利要求5所述的半導體存儲器件，其特征在于：

上述電流切斷晶體管被控制為在上述存儲節點電壓控制電路動作時截止。

7.根據權利要求1所述的半導體存儲器件，其特征在于：

還包括

字線；

第一位線和第二位線；

第一存取晶體管，插入在上述第一位線和上述第一存儲節點之間，且具有連接在上述字線上的柵極；以及

第二存取晶體管，插入在上述第二位線和上述第二存儲節點之間，且具有連接在上述字線上的柵極。

8.根據權利要求7所述的半導體存儲器件，其特征在于：

上述存儲節點電壓控制電路具有串聯連接在上述第一存儲節點和上述第二存儲節點之間的第一均衡晶體管和第二均衡晶體管。

9.根據權利要求8所述的半導體存儲器件，其特征在于：

上述第一均衡晶體管的柵極由輔助字線控制，上述第二均衡晶體管的柵極由列線控制，使得在向上述鎖存電路寫入數據時將上述第一存儲節點的電壓和上述第二存儲節點的電壓均衡為中間電壓。

10.根據權利要求7所述的半導體存儲器件，其特征在于：

上述存儲節點電壓控制電路包括

第一充電晶體管，具有連接在上述第一存儲節點上的漏極；

第二充電晶體管，具有連接在上述第二存儲節點上的漏極；以及

第三充電晶體管，插入在上述第一充電晶體管和第二充電晶體管的各個源極與上述電源電壓之間。

11.根據權利要求10所述的半導體存儲器件，其特征在于：

上述第一充電晶體管和第二充電晶體管的各個柵極由輔助字線控制，上述第三充電晶體管的柵極由列線控制，使得在向上述鎖存電路寫入數據時將上述第一存儲節點的電壓和上述第二存儲節點的電壓這兩者提升為邏輯高電平。

12.根據權利要求7所述的半導體存儲器件，其特征在于：

上述存儲節點電壓控制電路包括

第一充電晶體管，具有連接在上述第一存儲節點上的漏極；

第二充電晶體管，具有連接在上述第二存儲節點上的漏極；

第三充電晶體管，插入在上述第一充電晶體管的源極和上述電源電壓之間；以及

第四充電晶體管，插入在上述第二充電晶體管的源極和上述電源電壓之間。

13.根據權利要求12所述的半導體存儲器件，其特征在于：

上述第一充電晶體管和第二充電晶體管的各個柵極由輔助字線控制，上述第三充電晶體管的柵極由第二位線控制，上述第四充電晶體管的柵極由第一位線控制，使得在向上述鎖存電路寫入數據時將上述第一存儲節點和第二存儲節點中要通過上述第一位線或第二位線而被翻轉為邏輯高電平的邏輯低電平的存儲節點的電壓提升為邏輯高電平。