[發明專利]制造通孔和電子器件的方法

有效

• 申請號: 200710140268.5
• 申請日: 2007-08-08
• 公開（公告）號: CN101123242A
• 公開（公告）日: 2008-02-13
• 發明（設計）人: T·J·謝納爾
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/12;H01L21/48;H01L23/482
• 代理公司: 北京市中咨律師事務所
• 代理人: 于靜;劉瑞東

技術領域

本發明的公開寬泛地涉及信息處理系統的領域，更具體而言涉及場微電子封裝技術。

背景技術

微電子芯片封裝使用倒裝技術將芯片安裝到芯片載體基板上從而提供芯片的高密度互連或空間轉換以便能夠將IC(集成電路)安裝到印刷電路板上。芯片封裝的系統性能和成本需求驅使著設計者使用低成本有機芯片載體代替更昂貴的陶瓷或玻璃材料。然而，有機芯片載體與硅集成電路芯片之間的熱膨脹系數(CTE)失配是一個挑戰。在工作期間由環境溫度漂移和引起芯片封裝結構中溫度變化的由芯片產生的熱所引起的熱膨脹系數失配造成了組件之間的機械應力。

使用有機芯片載體的解決方案包括在芯片和第一級封裝之間的環氧樹脂底部填充以減少在可控塌陷芯片連接(C4)互連上的表面應變。此外，早先已經提出了解決方案以構建柔性(compliant)互連。因此，需要制造低成本柔性互連。

此外，已經提出發展極高密度硅芯片載體作為IC和下級封裝之間的中間插入物以提供極高互連密度和對于硅芯片的CTE匹配。這將減少在硅芯片與CTE匹配的硅芯片載體之間的C4焊料互連上的熱引起的應力，并能減小C4的尺寸和增加的I/O密度。然而，在下級封裝是有機基板的情況下，硅芯片載體的CTE將不會匹配到有機基板，這將導致在載體與下層封裝之間的C4焊料互連上的應力。因此，存在提供在硅芯片載體與下層封裝之間的柔性的需要。

發明內容

根據本發明的實施例，通過提供柔性的通孔結構實現一種用于向由硅或另一CTE匹配的材料制造的芯片載體并入柔性的方法和系統。

在本發明的另一實施例中，通過將柔性結構并入到芯片基板自身中實現在所述芯片與所述下級封裝之間的柔性。

附圖說明

圖1是根據本發明的實施例的硅插入物的圖；

圖2示出了根據本發明的實施例的柔性互連；

圖3A-L示出了用柔性材料制造通孔的方法；

圖4A-O示出了用空隙制造通孔以形成柔性的方法；

圖5A-C示出了在硅芯片中制造的集成柔性；

圖6示出了安裝在有機基板上的芯片；

圖7示出了沿縱和垂直方向都提供柔性的柔性互連；以及

圖8示出了其它更復雜的幾何形狀例如S形柱和L形柱。

具體實施方式

高密度芯片載體的發展包括與芯片CTE匹配的材料例如硅或陶瓷以提供較高互連密度和帶寬。如圖1所示，硅芯片載體104提供與硅芯片102CTE匹配的基板。這將減少在硅芯片與CTE匹配的硅芯片載體之間的C4微連接焊料互連上的熱引起的應力，并能減小C4的尺寸和增加的I/O密度。硅芯片載體使用通孔和C4焊料互連為功率、地和信號提供到達下級封裝的通路。在下級封裝是有機基板的情況下，硅芯片載體的CTE將不會匹配到有機基板，這將導致C4焊料互連上的應力。因此，存在提供在硅芯片載體與下層封裝之間的柔性的需要。

參考圖1，示出了根據本發明的實施例的芯片封裝100的圖。芯片封裝包括兩個電子芯片102，其頂側通過焊料凸起連接到芯片的底側的硅載體104。載體104還包括與芯片102的CTE近似匹配的CTE。根據本發明的實施例，載體104包括從載體的底側到載體的頂側的多個柔性通孔107。

參考圖2，示出了通孔107的結構。每個通孔結構107包括在載體204的頂表面處暴露的導電(優選銅)通孔環墊(collar)202。在載體204的底表面暴露優選銅襯墊212，和在環墊202與襯墊212之間設置優選銅通孔柱206。

CTE匹配的芯片載體204由其中通孔提供柔性和通路以同時增加I/O密度和對有機基板216的互連柔性的材料例如硅制造。例如，硅的CTE約3ppm(百萬分之)和有機基板處于13-15ppm之間。對于50℃的溫度變化40mm平方的載體產生的CTE失配將導致載體與有機基板之間的約10微米的橫向位移。

導電銅結構延伸通過硅載體基板204中的孔208。用低模量材料填充孔。將銅環墊202接合到硅芯片載體204的頂表面并將其附裝到銅柱206，又將所述銅柱206附裝到支撐銅襯墊/BLM(球限冶金)212的銅微襯墊。例如，這樣產生C4焊料微連接210：在銅襯墊/BLM(球限冶金)212上鍍敷鉛錫焊料球，然后熔化鉛錫焊料球以將212連接到在下級封裝結構上的匹配焊料接合襯墊/TSM(頂表面冶金)214，其中所述下級封裝結構在該情況下是有機基板216。