[發明專利]芯片封裝結構及其電路板

有效

• 申請號: 200710139897.6
• 申請日: 2007-07-26
• 公開（公告）號: CN101101902A
• 公開（公告）日: 2008-01-09
• 發明（設計）人: 謝清俊
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H05K1/02
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陸嘉

技術領域

本發明是有關于一種芯片封裝結構(chip?package?structure)及其電路板(circuit?board)，且特別是有關于一種可抵抗去除殘膠時所產生的應力的芯片封裝結構及其電路板。

背景技術

在科技持續進步的現代生活中，3C電子產品充滿人們的生活中。這些電子產品隨著時代潮流不停的改進，并朝著輕、薄、短、小的趨勢演變。當人們對電子產品的需求日漸增加時，電子產品外圍的諸多構件也跟著大量生產，其中電路板(circuit?board)便是不可或缺的構件之一。

圖1A是習知具有印刷電路板的芯片封裝結構的剖面示意圖，而圖1B是圖1A的印刷電路板的一角落的俯視示意圖。請參照圖1A與圖1B，芯片封裝結構100包括一印刷電路板160、一芯片140以及一封裝膠體(encapsulant)150，其中印刷電路板160包括一基板(substrate)110、一線路層(circuit?layer)120以及一防焊層(soIder?mask)130。線路層120配置于基板110上，且包括多條跡線(trace)122與多個接點124。防焊層130覆蓋于線路層120及基板110上，且具有一膠體配置區132，以承載封裝膠體150。跡線122自膠體配置區132內延伸至膠體配置區132外。芯片140位于防焊層130上，且電性連接于跡線122。封裝膠體150覆蓋于防焊層130的膠體配置區132上，并且將芯片140包覆于其內。

在形成封裝膠體150之后，必須將多余的封裝膠體150(即殘膠)移除，此一移除動作會對封裝膠體150下方的跡線122產生一應力。由于在膠體配置區132的角落的跡線122是位于應力集中處，因此容易被此應力扯斷，這會造成合格率的下降及產品可靠度的問題。

為了降低跡線被上述應力扯斷的機率，有習知技術更提出一種在膠體配置區的角落不配置跡線的方法。然而，這樣的作法卻容易造成基板上可用來配置線路層的面積的減少，進而導致跡線的布局變得較難設計。

發明內容

本發明的目的是提供一種芯片封裝結構及其電路板，以降低其中的跡線被移除殘膠時所產生的應力扯斷的機率。

為達上述或是其它目的，本發明提出一種電路板，其包括一基板、一線路層以及一防焊層。線路層配置于基板上，且包括兩跡線以及一補強圖樣(dummy?trace)，其中補強圖樣位于這些跡線之間。防焊層覆蓋于線路層以及基板上，且具有一膠體配置區，適于承載一封裝膠體。這些跡線與補強圖樣自膠體配置區內延伸至膠體配置區外。

在本發明的一實施例中，上述的電路板的這些跡線與補強圖樣是位于膠體配置區的一角落。

在本發明的一實施例中，上述的電路板的這些跡線與補強圖樣是位于膠體配置區的相鄰兩角落之間。

在本發明的一實施例中，上述的電路板的補強圖樣的材質與這些跡線的材質相同，并且補強圖樣與這些跡線電性絕緣。

本發明更提出一種電路板，其包括一基板、一線路層及一防焊層。線路層配置于基板上，且包括一跡線。此跡線具有一擴張段，擴張段的線寬大于跡線的其余部分的線寬。防焊層覆蓋于線路層以及基板上，且具有一膠體配置區，適于承載一封裝膠體。上述擴張段自膠體配置區內延伸至膠體配置區外。

在本發明的一實施例中，上述的擴張段是位于膠體配置區的一角落。

在本發明的一實施例中，上述的擴張段是位于膠體配置區的相鄰兩角落之間。

本發明更提出一種芯片封裝結構，其包括一基板、一線路層、一防焊層、一芯片以及一封裝膠體。線路層配置于基板上，且包括兩跡線以及一補強圖樣，其中補強圖樣位于這些跡線之間。防焊層覆蓋于線路層以及基板上。芯片位于防焊層上，并且電性連接于這些跡線。封裝膠體覆蓋于防焊層上，并且將芯片包覆于其內，其中這些跡線以及捕強圖樣是從封裝膠體覆蓋的范圍內延伸至封裝膠體覆蓋的范圍外。

在本發明的一實施例中，上述的芯片封裝結構的這些跡線與補強圖樣是位于封裝膠體覆蓋的范圍的一角落。

在本發明的一實施例中，上述的芯片封裝結構的這些跡線與補強圖樣是位于封裝膠體覆蓋的范圍的相鄰兩角落之間。

在本發明的一實施例中，上述的芯片封裝結構的補強圖樣的材質與這些跡線的材質相同，并且補強圖樣與這些跡線電性絕緣。