[發明專利]用于控制猝發存儲器存取的存儲器接口及其控制方法

無效

• 申請號: 200710138404.7
• 申請日: 2007-08-01
• 公開（公告）號: CN101118526A
• 公開（公告）日: 2008-02-06
• 發明（設計）人: 中武勇一
• 申請（專利權）人: 恩益禧電子股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/40;G06F13/42
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 關兆輝;孫志湧

技術領域

本發明涉及一種存儲器接口及其控制方法，具體涉及一種用于控 制猝發存儲器存取的存儲器接口及控制方法。

近年來，在包括CPU的半導體器件中，響應于CPU速度的進步和 復雜性的增加，需要可以大規模地執行更高速猝發存取的存儲器，現 在正研制多種這類存儲器。

圖1示出了通用計算機系統的范例視圖。通常，圖1的數據處理器1 包括CPU(中央處理單元)13及其他功能塊，以及設有控制DMA傳送 的DMAC(DMA控制器)14、存儲器接口電路12等等。

存儲器接口電路12經由內部總線(內部地址總線和內部數據總線) 與CPU?13連接，通常包括控制存取周期的狀態機10和總線接口11。在 圖1的存儲器接口電路12中也可以安裝稍后描述的本發明的狀態機。

圖2示出了由JP-A?No.HEI8(1996)-77098公開的存儲器接口電路。 該存儲器接口電路用于圖1所示的通用計算機系統。圖2的結構的必需 特征是狀態機10。

圖2的狀態機10從嵌入存儲器接口內部的系統內部寄存器(未示 出)接收有關端口大小、I-TYPE(猝發傳送條件)以及ACK_EN(TA 和AACK的允許，之后描述)的信息。

圖2的狀態機從外部儲存器(圖1的存儲器21、22)接收AACK(地 址確認)信號和TA(傳送確認)信號。

狀態機10從CPU(圖1的13)接收包括高速緩存填充請求信號的控 制信號。

狀態機10從DMA控制器(圖1的14)接收包括DMA請求信號和 BDIPD信號(進行中的DMA猝發數據)的控制信號。

狀態機10具有包括TS(傳送開始)、BURST(猝發周期)、FIX (固定的猝發存取)和BDIP(進行中的猝發數據)/LAST(示出猝發 的最后幾拍)的輸出信號。

圖2的狀態機10是經典的串行邏輯狀態機，如圖3(固定的猝發模 式)或圖4(可變的猝發模式)的時序圖所示，信號TS、BURST、FIX、 BDIP/LAST被狀態機10所控制。圖3和圖4對應于JP-A?No.HEI8(1996) -77098的圖2和圖3，由于相對于JP-A?NO.HEI8(1996)-77098描述了 該細節，因此這里將省略其描述。

圖5是用于描述圖2所示的現有技術的狀態機的工作圖。現有技術 的狀態機從總線主控器(CPU，DMAC等)接收猝發傳送命令和地址數 據，以及也接收存儲器信息、總線大小和關于在系統內部寄存器中是 否可以/不可以存儲猝發的信息。在猝發傳送命令中，包括了與猝發命 令類型、開始(頭部)地址和總線位大小相關的信息。

由于該狀態機是經典的串行邏輯狀態機，因此當沒有傳送時，它 變為空閑狀態。

如果從總線主控器發出的傳送命令是單次傳送，它改變為圖5的單 次狀態。

從總線主控器發出的傳送命令是猝發傳送，而且當將被存取的存 儲器禁止猝發時，它變為單次狀態，并以較小單位執行猝發傳送作為 多個單次傳送。

另一方面，當將被存取的存儲器允許猝發時，如果該存儲器的端 口大小是32位，那么它變為圖5的32位總線猝發狀態。在此情況下，為 請求的數據字數，執行猝發傳送。

當將被存取的存儲器允許猝發時，如果存儲器的端口大小是16位， 那么它變為圖5的16位總線猝發狀態。在此情況下，根據猝發拆分決定 狀態首先確定開始地址是否是雙字界或一個字界。例如，對于字單位 中的編址，如果開始地址的最低有效位是“0”，那么它是雙字界。對于 字節單位中的編址，如果開始地址的兩個最低有效位是“00”，那么它是 雙字界。

在雙字界地址的情況下，它變為圖5的猝發4態(16位×4)，傳送 將被重復2n(n是等于1或以上的整數)次。

另一方面，在一個字界地址的情況下，為了執行一個字數據的傳 送，它變為圖5的猝發2態(16位×2)，然后它變為猝發4，雙字界中的 傳送被執行多次。為了執行剩下的一個字數據的片段處理，它變為猝 發2態，以及傳送中止該傳送序列的一個字數據。

總之，4字傳送中的傳送拍(周期)如下。

如果是32位總線，4拍×1；

如果是16位總線和雙字界地址，那么4拍×2；

如果是16位總線和字邊界地址，那么2拍×1，4拍×1以及2拍×1。