[發(fā)明專利]電平移位電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710138363.1
• 申請(qǐng)日: 2007-08-01
• 公開(kāi)（公告）號(hào): CN101166027A
• 公開(kāi)（公告）日: 2008-04-23
• 發(fā)明（設(shè)計(jì)）人: 張育瑞
• 申請(qǐng)（專利權(quán)）人: 奇景光電股份有限公司
• 主分類(lèi)號(hào): H03K19/0185
• 分類(lèi)號(hào): H03K19/0185;G09G3/36
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 葛寶成;黃小臨

技術(shù)領(lǐng)域

本發(fā)明涉及一種電平移位電路(level?shift?circuit)，特別涉及一種液晶顯示器的源極驅(qū)動(dòng)器(source?driver)中的一種電平移位電路。

背景技術(shù)

圖1示出了一現(xiàn)有電平移位電路100的電路圖。電平移位100包括多個(gè)晶體管101至105。一低電壓信號(hào)IN1輸入至晶體管104的柵極，且一反相低電壓信號(hào)INB1輸入至晶體管105的柵極。晶體管104及晶體管105分別電性連接至晶體管102及晶體管103。晶體管102及晶體管103彼此交叉耦合并形成為鉗位晶體管(clamping?transistor)。控制信號(hào)CTRL0輸入至晶體管101的柵極。電壓VDDA耦接至晶體管101，電壓VSSA則耦合至晶體管104、105。晶體管102、103共同耦接至節(jié)點(diǎn)(node)n1。節(jié)點(diǎn)n1上具有電壓V1。晶體管103輸出一高電壓信號(hào)OD51，且晶體管102輸出一反相高電壓信號(hào)ODB51。

圖2顯示了當(dāng)輸入信號(hào)IN1自一高邏輯狀態(tài)轉(zhuǎn)換為一低邏輯狀態(tài)時(shí)電平移位電路100中的信號(hào)波形。輸入信號(hào)的轉(zhuǎn)換是從時(shí)間T21開(kāi)始。在時(shí)間T21，控制信號(hào)CTRL0升高，以使晶體管101斷開(kāi)，從而使得電壓V1下降。晶體管102被導(dǎo)通并將電壓V1耦合至其漏極。由于信號(hào)ODB51的電壓電平夠高足以斷開(kāi)晶體管103，因此，控制信號(hào)CTRL0在時(shí)間T22處略為下降，因而使晶體管101處于半導(dǎo)通狀態(tài)，使得電壓V1及信號(hào)ODB51的電平在時(shí)間T22處開(kāi)始上升。然而，若輸入信號(hào)IN1的電平過(guò)低，則在轉(zhuǎn)變結(jié)束時(shí)(在時(shí)間T23處)，信號(hào)ODB51的電平將不會(huì)上升到足以完全斷開(kāi)晶體管103的電平。對(duì)于此低輸入信號(hào)而言，當(dāng)控制信號(hào)CTRL0導(dǎo)通晶體管101時(shí)，處于半導(dǎo)通狀態(tài)的晶體管103將一高電壓耦合至其漏極，如此使得晶體管102斷開(kāi)并將信號(hào)ODB51保持于相對(duì)較低的電平。因此，晶體管103被導(dǎo)通且信號(hào)OD51被拉高，最后導(dǎo)致電平轉(zhuǎn)換失敗。

發(fā)明內(nèi)容

本發(fā)明的一目的是提供一種用于將一低電壓輸入信號(hào)轉(zhuǎn)換為一高電壓輸出信號(hào)的電平移位電路，其防止了歸因于低輸入電壓而導(dǎo)致的轉(zhuǎn)換失敗。

本發(fā)明的另一目的是提供一種用于將一低電壓輸入信號(hào)轉(zhuǎn)換為一高電壓輸出信號(hào)的方法，其防止了歸因于低輸入電壓而導(dǎo)致的轉(zhuǎn)換失敗。

本發(fā)明提供一種用于將一低電壓輸入信號(hào)轉(zhuǎn)換為一高電壓輸出信號(hào)的電平移位電路，電平移位電路包括：兩對(duì)晶體管、一控制單元(control?unit)及一電荷共享單元(charge-sharing?unit)。其中一對(duì)晶體管均響應(yīng)輸入信號(hào)而導(dǎo)通，以使得參考電壓節(jié)點(diǎn)上的電壓耦接至另一對(duì)晶體管中的一個(gè)晶體管的一柵極。控制單元分別在第一及第二周期對(duì)一來(lái)自參考電壓節(jié)點(diǎn)(reference?voltage?node)的第一參考電壓(reference?voltage)進(jìn)行解耦合及耦合。電荷共享單元的晶體管的柵極耦接至第二參考電壓，在第一周期的至少一部分期間耦合參考電壓節(jié)點(diǎn)上的電壓。

本發(fā)明進(jìn)一步提供一種藉由使用至少兩對(duì)晶體管而將一低電壓輸入信號(hào)轉(zhuǎn)換為一高電壓輸出信號(hào)的方法，其中，其中一對(duì)晶體管均響應(yīng)輸入信號(hào)而導(dǎo)通，以使參考電壓節(jié)點(diǎn)上的電壓耦接至另一對(duì)晶體管的一個(gè)晶體管的柵極，其包含以下步驟：在第一及第二周期分別對(duì)一來(lái)自參考電壓節(jié)點(diǎn)的第一參考電壓進(jìn)行解耦合及耦合；晶體管的柵極耦接第二參考電壓，在第一周期的至少一部分期間一耦合參考電壓節(jié)點(diǎn)上的電壓。

在本發(fā)明中，由于電荷共享單元配置在電平移位電路中，因此，電荷共享單元暫時(shí)短路以防止轉(zhuǎn)變失敗。

為使得本發(fā)明的前述及其它目標(biāo)、特征及優(yōu)點(diǎn)易于理解，下文中將詳細(xì)描述附圖示出的較佳實(shí)施例。

附圖說(shuō)明

提供附圖以增加對(duì)本發(fā)明的進(jìn)一步理解，且其并入說(shuō)明中并構(gòu)成說(shuō)明中的一部分。

圖1示出了一現(xiàn)有電平移位電路100的一電路圖。

圖2示出了圖1所說(shuō)明的電平移位電路100的一時(shí)序圖。

圖3示出了本發(fā)明實(shí)施例的一電平移位電路300的一電路圖。

圖4示出了本發(fā)明實(shí)施例的電平移位電路300的一時(shí)序圖。

附圖符號(hào)說(shuō)明

31：控制單元

32：電荷共享單元

100：電平移位電路

101、102、103、104、105、311、321、331、332、333、334：晶體管

300：電平移位電路

CTRL0、CTRL、CTRL1：控制信號(hào)

IN、IN1：低電壓輸入信號(hào)

INB、INB1：反相低電壓輸入信號(hào)

n1、n2：參考電壓節(jié)點(diǎn)