[發(fā)明專利]半導(dǎo)體存儲元件與靜態(tài)隨機(jī)存取存儲晶胞布局

有效

• 申請?zhí)枺?/td>: 200710137627.1
• 申請日: 2007-07-27
• 公開（公告）號: CN101114652A
• 公開（公告）日: 2008-01-30
• 發(fā)明（設(shè)計）人: 廖忠志
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11
• 代理公司: 北京中原華和知識產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 壽寧;張華輝

技術(shù)領(lǐng)域

本發(fā)明涉及一種集成電路與存儲晶胞的制造方法，特別是涉及一種可提高對軟錯誤的防護(hù)的半導(dǎo)體存儲元件與靜態(tài)隨機(jī)存取存儲晶胞布局。

背景技術(shù)

目前，采用縮減幾何尺寸的集成電路晶片設(shè)計來增加集成電路中的元件密度，并借以增加集成電路的性能與降低集成電路的成本。現(xiàn)代的集成電路存儲晶片(存儲晶片即記憶晶片，以下均稱為存儲晶片)，例如動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)以及只讀存儲器(ROM)，為具有日益增進(jìn)的較高密度與較低成本的晶片的例子。增加晶片密度主要可借由在元件中形成較小結(jié)構(gòu)以及借由縮減元件之間或構(gòu)成元件的結(jié)構(gòu)之間的間隔來達(dá)成。一般而言，較高密度的存儲晶片通常在較低電壓程度下運轉(zhuǎn)。

縮減的次微米級幾何結(jié)構(gòu)與縮減的操作電壓部署在這些晶片中，會使得這些晶片難以防護(hù)微粒所引發(fā)的軟錯誤。一般而言，軟錯誤是發(fā)生在帶電微粒滲透入存儲器晶胞且跨過一接點，而產(chǎn)生了異常充電，進(jìn)而造成存儲晶胞(存儲晶胞即記憶晶胞，以下均稱為存儲晶胞)的狀態(tài)發(fā)生非預(yù)期的變化。軟錯誤的常見來源為α粒子，其中這些α粒子是在存儲晶片封裝中的污染及/或穿過地球大氣層的宇宙射線所發(fā)射出。一般而言，軟錯誤非為存儲晶胞中的永久物理缺陷所造成的結(jié)果，而可簡單地借由將新數(shù)據(jù)寫入無效的存儲晶胞中來加以修復(fù)。軟錯誤的發(fā)生通常會降低存儲晶胞的可靠度。

存儲晶胞，例如建立在互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)科技上的傳統(tǒng)靜態(tài)隨機(jī)存取存儲器，其功能與制造方法已廣為人知。降低存儲晶胞中的軟錯誤發(fā)生率的傳統(tǒng)技術(shù)已聚焦在增加晶胞的電荷儲存節(jié)點的電容上，其中電荷Q＝C×V，C為電容，而V為電壓。下列的美國專利與技術(shù)文件描述了許多降低存儲晶胞的錯誤率的觀點，在此一并列為參考：

a)美國專利編號第6,649,456號，題目為“防護(hù)軟錯誤率的靜態(tài)隨機(jī)存取存儲晶胞設(shè)計(SRAM?Cell?Design?For?Soft?Error?Rate?Immunity)”。

b)美國專利編號第5,886,375號，題目為“具有增進(jìn)的軟錯誤防御的靜態(tài)隨機(jī)存取存儲器(SRAM?Having?Improved?Soft?Error?Immunity)”。

c)南韓三星電子股份有限公司的鄭順文(Soon-Moon，Jung)于2003年國際電子元件會議(IDEM)第11場研討會中所發(fā)表的“利用超高速靜態(tài)隨機(jī)存取存儲器的65納米互補(bǔ)式金屬氧化物半導(dǎo)體科技制作具有金屬-絕緣體-金屬節(jié)點電容器的無軟錯誤的0.46μm²靜態(tài)隨機(jī)存取存儲晶胞(Soft?ErrorImmune?0.46μm²?SRAM?Cell?with?MIM?Node?Capacitor?by?65nm?CMOStechnology?For?Ultra?High?Speed?SRAM)”。

d)彼得克拉克(Peter?Clarke)于2003年12月15日于硅策略刊物(SiliconStrategies)所報導(dǎo)的“意法半導(dǎo)體股份有限公司硬化嵌入式靜態(tài)隨機(jī)存取存儲器以預(yù)防軟錯誤(STMicro?hardens?embedded?SRAM?against?softerrors)”。

其他傳統(tǒng)的軟錯誤率降低制程包括深N型井(Deep_Nwell)與聚亞酰胺制程。然而，這些傳統(tǒng)技術(shù)中的許多技術(shù)經(jīng)常導(dǎo)致基材表面的面積的增加及/或額外基材層的采用。如此通常會導(dǎo)致每單位的晶片面積具有較低的電容值，并增加制程的復(fù)雜度且提高制程成本。

因此，需要提供一種存儲晶胞，可對軟錯誤提供增強(qiáng)的防護(hù)。此外，此種存儲晶胞需可提供每單位面積較高的電容、具有改善的軟錯誤率可靠度、具成本效益、且可容納于與傳統(tǒng)存儲晶胞相同基材面積及/或結(jié)構(gòu)層。

發(fā)明內(nèi)容

本發(fā)明的目的在于，克服現(xiàn)有技術(shù)存在的缺陷，而提供一種半導(dǎo)體存儲元件，所要解決的技術(shù)問題是增強(qiáng)半導(dǎo)體存儲元件對軟錯誤的防護(hù)，從而更加適于實用。

本發(fā)明的另一目的在于，提供一種靜態(tài)隨機(jī)存取存儲晶胞布局，所要解決的技術(shù)問題是靜態(tài)隨機(jī)存取存儲晶胞可提供每單位面積較高的電容，并提高靜態(tài)隨機(jī)存取存儲晶胞的可靠度，提升成本效益，且使靜態(tài)隨機(jī)存取存儲晶胞可容納于與傳統(tǒng)記憶晶胞相同基材面積及/或結(jié)構(gòu)層，從而更加適于實用。