[發明專利]半導體集成電路器件及其制作方法

無效

• 申請號: 200710136897.0
• 申請日: 2002-09-29
• 公開（公告）號: CN101097888A
• 公開（公告）日: 2008-01-02
• 發明（設計）人: 石川憲輔;齋藤逹之;宮內正敬;斎藤敏男;蘆原洋司
• 申請（專利權）人: 株式會社日立制作所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522;H01L23/528
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王永剛

1.一種制造半導體集成電路器件的方法，包括步驟：

(a)在半導體襯底上形成第一絕緣膜；

(b)在所述第一絕緣膜中形成第一布線；

(c)在所述第一布線上形成第二絕緣膜；

(d)在所述第二絕緣膜上形成第三絕緣膜；

(e)通過蝕刻所述第二和第三絕緣膜形成開孔，所述開孔延伸至所述第一布線；

(f)蝕刻所述第一布線的表面；

(g)在所述開孔的底部和側壁上形成第一導電膜；及

(h)在所述第一導電膜上形成第二導電膜，使得所述第二導電膜嵌入在所述開孔中，

其中在所述開孔的底部中心處所述第一導電膜的厚度小于所述步驟(f)中的所述蝕刻量。

2.根據權利要求1的制造半導體集成電路器件的方法，

其中所述開孔的側壁的所述第一導電膜的厚度大于在所述開孔的底部中心處所述第一導電膜的所述厚度。

3.根據權利要求1的制造半導體集成電路器件的方法，

其中所述第一導電膜在限定所述開孔的底部的整個區域具有從所述開孔的底部的中心向所述開孔的側壁的向上斜坡的膜厚度。

4.根據權利要求1的制造半導體集成電路器件的方法，

其中所述第一導電膜在限定所述開孔的底部的整個區域具有從所述開孔的側壁向底部的中心下降的下降部分。

5.根據權利要求1的制造半導體集成電路器件的方法，

其中所述第一導電膜由鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、硅氮化鈦(TiSiN)或硅氮化鎢(WSiN)、或其合金、或其疊層膜制成。

6.根據權利要求1的制造半導體集成電路器件的方法，

其中所述第二導電膜是銅(Cu)膜或銅合金膜。

7.根據權利要求1的制造半導體集成電路器件的方法，

其中所述第一導電膜具有對所述第二導電膜的阻擋膜的功能。

8.根據權利要求1的制造半導體集成電路器件的方法，

其中在所述步驟(g)中，所述第一導電膜由偏壓濺射法形成。

9.一種制造半導體集成電路器件的方法，包括步驟：

(a)在半導體襯底上形成第一絕緣膜；

(b)在所述第一絕緣膜中形成第一布線；

(c)在所述第一布線上形成第二絕緣膜；

(d)在所述第二絕緣膜上形成第三絕緣膜；

(e)通過蝕刻所述第二和第三絕緣膜形成開孔，所述開孔延伸至所述第一布線；

(f)蝕刻所述第一布線的表面；

(g)在所述開孔的底部和側壁上形成第一導電膜；及

(h)在所述第一導電膜上形成第二導電膜，使得所述第二導電膜嵌入在所述開孔中，

其中在所述開孔的底部中心處所述第一導電膜的厚度小于所述步驟(f)中的所述蝕刻的表面量，及

其中在所述第一布線的所述表面下形成的所述第二導電膜的寬度小于在所述第一布線的所述表面上形成的所述第二導電膜的寬度。

10.根據權利要求9的制造半導體集成電路器件的方法，

其中所述開孔的側壁的所述第一導電膜的厚度大于在所述開孔的底部中心處所述第一導電膜的所述厚度。

11.根據權利要求9的制造半導體集成電路器件的方法，

其中所述第一導電膜在限定所述開孔的底部的整個區域具有從所述開孔的底部的中心向所述開孔的側壁的向上斜坡的膜厚度。

12.根據權利要求9的制造半導體集成電路器件的方法，

其中所述第一導電膜在限定所述開孔的底部的整個區域具有從所述開孔的側壁向底部的中心下降的下降部分。

13.根據權利要求9的制造半導體集成電路器件的方法，

其中所述第一導電膜由鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、硅氮化鈦(TiSiN)或硅氮化鎢(WSiN)、或其合金、或其疊層膜制成。

14.根據權利要求9的制造半導體集成電路器件的方法，

其中所述第二導電膜是銅(Cu)膜或銅合金膜。