[發明專利]一種看門狗復位電路及復位方法

有效

• 申請號: 200710129674.1
• 申請日: 2007-08-14
• 公開（公告）號: CN101369237A
• 公開（公告）日: 2009-02-18
• 發明（設計）人: 張成安;周代彬
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F11/00
• 分類號: G06F11/00;G06F1/24
• 代理公司: 北京安信方達知識產權代理有限公司
• 代理人: 龍洪;霍育棟

1.一種看門狗復位電路，包括串聯連接的CPU、看門狗模塊、可編程器件，所述可編程器件用于配合看門狗模塊實現單板看門狗功能，起到擴展延時的作用，其特征在于，還包括至少一個具有計時功能的元件，所述元件與所述可編程器件并聯設置，輸出復位信號至所述看門狗模塊的復位信號端口，所述元件接收CPU的總線信號，在所述可編程器件升級時開始計時，如果計時時間內CPU死機，則所述元件在計時時間到時，向看門狗模塊輸出復位信號，由所述看門狗模塊向CPU輸出上電復位信號使CPU重新啟動。

2.如權利要求1所述的電路，其特征在于，所述可編程器件與所述具有計時功能的元件的復位信號經過邏輯與模塊后，輸出到看門狗模塊的復位信號端口。

3.如權利要求1或2所述的電路，其特征在于，在所述看門狗模塊的復位信號端口設置一手動開關。

4.如權利要求1或2所述的電路，其特征在于，所述具有計時功能的元件的計時時間為預計的可編程器件的升級時間。

5.如權利要求1或2所述的電路，其特征在于，所述具有計時功能的元件為可編程邏輯器件或具有計時功能的處理器。

6.如權利要求5所述的電路，其特征在于，

當采用可編程邏輯器件作為具有計時功能元件時，所述可編程邏輯器件采用以下器件之一：電可編程邏輯器件即EPLD、復雜可編程邏輯器件即CPLD、現場可編程門陣列即FPGA；

當采用處理器作為具有計時功能元件時，所述處理器采用數字信號處理器DSP。

7.一種看門狗復位方法，可編程器件用于配合看門狗模塊實現單板看門狗功能，起到擴展延時的作用，其特征在于，當CPU判斷可編程器件需要升級時，通知具有計時功能的元件開始計時，并升級可編程器件，如果在所述元件定時時間到達前CPU死機，則所述元件在定時時間到達時，向看門狗模塊輸出復位信號，看門狗模塊向CPU輸出上電復位信號使CPU重新啟動。

8.如權利要求7所述的方法，其特征在于，所述具有計時功能的元件的計時時間為預計的可編程器件的升級時間。

9.如權利要求8所述的方法，其特征在于，所述具有計時功能的元件為可編程邏輯器件或具有計時功能的處理器。

10.如權利要求9所述的方法，其特征在于，

當采用可編程邏輯器件作為具有計時功能元件時，所述可編程邏輯器件采用以下器件之一：電可編程邏輯器件即EPLD、復雜可編程邏輯器件即CPLD、現場可編程門陣列即FPGA；

當采用處理器作為具有計時功能元件時，所述處理器采用數字信號處理器DSP。