[發明專利]虛擬化事務存儲器的全局溢出方法

有效

• 申請號: 200710129007.3
• 申請日: 2007-06-30
• 公開（公告）號: CN101097544A
• 公開（公告）日: 2008-01-02
• 發明（設計）人: J·巴恩斯;R·拉瓦
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 曾祥夌;張志醒

技術領域

本發明涉及處理器執行領域，具體來說，涉及執行操作組。

背景技術

半導體加工和邏輯設計方面的進步允許在集成電路器件上可存在 的邏輯數量的增加。因此，計算機系統配置已經從系統中的單個或多 個集成電路發展到各個集成電路上存在的多個核心和多個邏輯處理 器。處理器或集成電路通常包括單個處理器管芯，在其中，處理器管 芯可包括任何數量的核心或邏輯處理器。

作為一個實例，單個集成電路可能具有一個或多個核心。術語“核 心”通常表示集成電路上的邏輯保持獨立體系結構狀態的能力，在其 中，各獨立體系結構狀態與至少一部分專用執行資源關聯。作為另一 個實例，單個集成電路或單個核心可具有用于執行多個軟件線程的多 個硬件線程，這又稱作多線程集成電路或多線程核心。多個硬件線程 通常共享公共數據高速緩存、指令高速緩存、執行單元、分支預測器、 控制邏輯、總線接口及其它處理器資源，同時保持各邏輯處理器的特 有體系結構狀態。

集成電路上數量不斷增加的核心和邏輯處理器使更多軟件線程能 夠被執行。但是，可同時執行的軟件線程的數量的增加對于使軟件線 程之間共享的數據同步造成問題。多個核心或多個邏輯處理器系統中 訪問共享數據的一個常見解決方案包括使用鎖定來保證對共享數據的 多個訪問的互斥。但是，執行多個軟件線程的不斷增加的能力可能引 起錯誤爭用和執行的串行化。

另一個數據同步技術包括事務存儲器(TM)的使用。事務執行往往 包括推測地執行一組的多個微操作、操作或指令。但是，在先前的硬 件TM系統中，如果事務對于存儲器變得過大、即溢出，則通常重啟 事務。在這里，執行事務一直到溢出所花費的時間可能被浪費。

發明內容

根據本發明的一個方面，提供一種裝置，包括：執行事務的執行 模塊；耦合到所述執行模塊的第一存儲器，所述第一存儲器包括多個 存儲器行，其中，所述多個存儲器行中的存儲器行與對應的跟蹤字段 關聯，以便跟蹤所述事務執行期間對所述存儲器行的訪問；以及溢出 邏輯，在所述事務執行期間，響應與所述存儲器行關聯的溢出事件， 支持所述第一存儲器到第二存儲器的擴充。

根據本發明的另一方面，提供一種裝置，包括：執行組合為事務 的多個操作的執行單元；耦合到所述執行模塊的事務存儲器，所述存 儲器包括多個塊；以及耦合到所述執行單元、存儲事務溢出標記的寄 存器，如果組合為所述事務的所述多個操作之一使所述存儲器溢出， 則將設置所述事務溢出標記。

根據本發明的又一方面，提供一種裝置，包括：處理器，其中包 括執行事務中的多個操作的執行單元；耦合到所述執行單元的高速緩 存，所述高速緩存包括多個高速緩存行；響應與所述事務中的所述多 個操作中的操作關聯的溢出事件而存儲全局溢出表的基址的表示的基 址寄存器。

根據本發明的又一方面，提供一種裝置，包括：執行事務的執行 模塊；耦合到所述執行模塊的存儲器，所述存儲器包括多個塊，其中， 所述多個塊中的塊與第一位和第二位關聯，以便跟蹤在所述事務執行 期間對所述塊的訪問；存儲溢出標記的第一存儲元件，如果當前訪問 將逐出所述塊，以及所述第一或第二位跟蹤到在所述事務執行期間對 所述塊的先前訪問，則在對所述存儲器的所述當前訪問時將設置所述 溢出標記；以及在設置了所述溢出標記時存儲全局溢出表的基址的第 二存儲元件。

根據本發明的又一方面，提供一種系統，包括：微處理器，其中 包括執行事務的執行單元；耦合到所述執行單元的事務存儲器(TM)， 所述TM包括多行，其中，各行包括跟蹤在所述事務執行期間的訪問 的對應事務跟蹤字段；響應在所述事務執行期間發生的溢出事件而支 持所述TM的虛擬化的溢出邏輯；以及存儲所述虛擬化TM的在存儲 器分級結構中比所述TM更高級的第二存儲器。

根據本發明的又一方面，提供一種方法，包括：檢測與將作為事 務的一部分被執行的操作關聯的溢出事件，所述操作引用事務存儲器 中的存儲器行；如果當前沒有設置溢出位，則響應所述溢出事件而設 置溢出位；以及響應設置溢出位而把所述事務存儲器擴充到第二存儲 器。