[發(fā)明專利]模/數(shù)轉(zhuǎn)換系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 200710128337.0
• 申請(qǐng)日: 2007-07-06
• 公開（公告）號(hào): CN101207384A
• 公開（公告）日: 2008-06-25
• 發(fā)明（設(shè)計(jì)）人: 陳博瑋;鮮思康
• 申請(qǐng)（專利權(quán)）人: 財(cái)團(tuán)法人工業(yè)技術(shù)研究院
• 主分類號(hào): H03M1/14
• 分類號(hào): H03M1/14
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 葛寶成;黃小臨

技術(shù)領(lǐng)域

本發(fā)明涉及一種模/數(shù)轉(zhuǎn)換系統(tǒng)，且特別是涉及一種次范圍連續(xù)近似模/數(shù)轉(zhuǎn)換系統(tǒng)。

背景技術(shù)

模/數(shù)轉(zhuǎn)換器(ADC)的結(jié)構(gòu)種類繁多，如快閃式(Flash)ADC、管線式(Pipeline)ADC、連續(xù)近似式(Successive?Approximation，SA)ADC與雙階式(Two-Step)ADC。這些ADC結(jié)構(gòu)具備各自適合的應(yīng)用范圍。

快閃式ADC雖然適用于高速取樣速率的應(yīng)用中，但其功率消耗大。連續(xù)近似式ADC的取樣頻率較低，但其功率消耗低且其電路復(fù)雜度低。

管線式ADC的特性則是介于快閃式ADC與連續(xù)近似式ADC之間，但管線式ADC需要使用乘法數(shù)字模擬轉(zhuǎn)換器(Multiplier?Digital-to-AnalogConverter，MDAC)。而MDAC內(nèi)部包括剩余(Residue)運(yùn)算放大器，其為負(fù)反饋結(jié)構(gòu)。因此，剩余運(yùn)算放大器將成為管線式ADC在高速取樣頻率應(yīng)用上的瓶頸。

雙階式ADC又分類為位循環(huán)式(Bit-Cycling)ADC與次范圍式(Subranging)ADC。位循環(huán)式ADC也需要剩余放大器，故也有類似的問題。根據(jù)目前文獻(xiàn)記載，次范圍式ADC能夠突破管線式ADC與采用位循環(huán)式的雙階式ADC的瓶頸，達(dá)到高速取樣頻率。

底下將分別介紹數(shù)個(gè)現(xiàn)有的ADC系統(tǒng)。

第一種現(xiàn)有ADC系統(tǒng)可參考美國專利US6124818。其乃是運(yùn)用管線式技術(shù)，故其運(yùn)算能力大為增加。其運(yùn)用雙階ADC的結(jié)構(gòu)，內(nèi)部的粗(Coarse)ADC與細(xì)(Fine)ADC都是利用SA-ADC結(jié)構(gòu)。因此，降低數(shù)/模轉(zhuǎn)換器(DAC)分辨率的需求，使得DAC的電路面積變小且ADC的數(shù)據(jù)轉(zhuǎn)換速度高。但由于粗ADC采用SA-ADC結(jié)構(gòu)，故其潛伏(Latency)時(shí)間長，且取樣頻率會(huì)比較慢。

第二種現(xiàn)有ADC系統(tǒng)可參考美國專利US5973632。其乃是運(yùn)用雙階式ADC的技術(shù)，其內(nèi)部的粗ADC與細(xì)ADC都是采用快閃式結(jié)構(gòu)來進(jìn)行數(shù)據(jù)轉(zhuǎn)換。因此，提升了ADC的數(shù)據(jù)轉(zhuǎn)換速度。但由于細(xì)ADC采用快閃式結(jié)構(gòu)，其比較器的數(shù)目為(2^MSBs+2^LSBs-2)，MSBs與LSBs分別代表最高有效字節(jié)與最低有效字節(jié)，故比較器的數(shù)量較多。因此，電路復(fù)雜度高、功率消耗較高與面積有效使用率也較低。

第三種現(xiàn)有ADC系統(tǒng)可參考美國專利US5675340。其乃運(yùn)用雙階式ADC的技術(shù)，其內(nèi)部的粗ADC采用快閃式ADC結(jié)構(gòu)而細(xì)ADC則采用SA-ADC結(jié)構(gòu)。故ADC的比較器數(shù)目僅為2^MSBs個(gè)，數(shù)量較少。因此，功率消耗較低，且芯片面積也較小。但是，因其使用加法器(Adder)將造成DAC的數(shù)據(jù)轉(zhuǎn)換時(shí)間長，故不適合高速轉(zhuǎn)換結(jié)構(gòu)。由于沒有采用次范圍的技術(shù)，故粗ADC轉(zhuǎn)出的MSBs必須傳給SA-ADC內(nèi)部的DAC，故DAC的面積較大(因包括較多的單位電容)。DAC的輸入等效電容較高，故在相同分辨率下，ADC取樣頻率較慢。

第四種現(xiàn)有ADC系統(tǒng)可參考美國專利US5247301。請(qǐng)參考圖1，其顯示美國專利US5247301的代表圖(圖1)。如圖1所示，此雙階式ADC主要包括：高位比較器組1，高位取樣/保持(Sample/Hold，S/H)電路組2，高位編碼器3，低位比較器組4，低位取樣/保持電路組5，低位編碼器6，參考電壓產(chǎn)生器7，控制信號(hào)產(chǎn)生器8，模擬開關(guān)Sm，以及緩沖器9。

高位比較器組1包括多個(gè)比較器1-1-1-m。高位比較器組1比較參考電壓VH-1-VH-m與輸入電壓Vin。高位取樣/保持電路組2包括多組S/H電路2-1-2-m，各S/H電路包括開關(guān)S2、S21與電容Ci。高位取樣/保持電路組2對(duì)輸入電壓Vin進(jìn)行取樣/保持，并將結(jié)果送給高位比較器組1。高位編碼器3將高位比較器組1的比較結(jié)果編碼成高字節(jié)DoH。

相似地，低位比較器組4包括多個(gè)比較器4-1-4-n。低位比較器組4比較參考電壓VL-1-VL-n與輸入電壓Vin。低位取樣/保持電路組5包括多組S/H電路5-1-5-n，各S/H包括開關(guān)S5、S51與電容Ci。低位取樣/保持電路組5對(duì)輸入電壓Vin進(jìn)行取樣/保持，并將結(jié)果送給低位比較器組4。低位編碼器6將低位比較器組4的比較結(jié)果編碼成低字節(jié)DoL。

參考電壓產(chǎn)生器7會(huì)產(chǎn)生高位參考電壓VH-1-VH-m給高位比較器組1。此外，參考電壓產(chǎn)生器7會(huì)根據(jù)高字節(jié)DoH來產(chǎn)生低位參考電壓VL-1-VL-n給低位比較器組4。