[發明專利]半導體集成電路

有效

• 申請號: 200710111909.4
• 申請日: 2007-06-20
• 公開（公告）號: CN101093243A
• 公開（公告）日: 2007-12-26
• 發明（設計）人: 山崎竜彥
• 申請（專利權）人: 佳能株式會社
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/3185;G06F11/22
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 秦晨

技術領域

[0001]本發明涉及半導體集成電路例如LSI，特別地涉及其中布置有掃描電路的半導體集成電路。

背景技術

[0002]半導體集成電路例如LSI中通常具有為了確定半導體集成電路是否在制造過程中形成有缺陷而布置的掃描電路。例如，日本專利申請公開S63-134970號和日本專利申請公開H04-072583號描述了使用掃描電路的檢測技術。

[0003]掃描電路使用例如圖5中所示的掃描觸發器(在下文中稱作FF)。

[0004]圖5說明通過使用提供有復位端的觸發器(在下文中稱作FF)構成掃描FF的配置。

[0005]將多路復用功能(MUX)添加到具有復位端的上述FF的輸入(D)。R-FF(具有復位端的觸發器)可以使多路復用功能當掃描允許信號是邏輯0時選擇正常數據輸入(D)，以及當掃描允許信號是邏輯1時選擇掃描數據(SI)，并且可以利用該輸入作為R-FF的輸入(D)。

[0006]圖6說明將使用掃描FF的掃描電路添加到半導體集成電路的常規例子。

[0007]圖6說明具有為半導體集成電路600的內部電路601的輸入/輸出信號布置的掃描FF?602～609的配置。當掃描允許信號SE顯示邏輯0時，從正常數據輸入端IN1～IN4輸入數據；并且集成電路操作以將內部電路中的處理結果輸出到正常數據輸出端OUT1～OUT4。

[0008]另一方面，當掃描允許信號顯示邏輯1時，掃描FF602～609將掃描數據SI設置為輸入源，并形成移位寄存器配置(掃描鏈)。掃描FF?602～609移位輸出數據，然后可以從掃描數據輸出SO觀察到檢測結果。

[0009]掃描檢測包含兩個操作。第一操作是將上述掃描允許信號設置在邏輯1，并且將任意數據值設置給掃描FF?602～605(掃描移位操作)。

[0010]下一個操作是將掃描允許信號設置在邏輯0，使內部電路通過使用上述設置數據值而操作，并且使掃描FF?606～609捕捉處理結果(掃描捕捉操作)。

[0011]通過交替地重復上述兩個操作而執行掃描檢測。

[0012]在圖6中，掃描FF?602還具有復位端R。該復位端R在正常操作中由內部邏輯電路控制。

[0013]但是，在掃描檢測中配置復位端以通過其信號復位上述掃描FF?606，以便防止掃描FF?606被不經意地復位。

[0014]特別地，上面的半導體集成電路600具有布置在掃描FF606的復位端R的輸入部分的多路復用器610，并且在掃描檢測期間將掃描模式設置在邏輯1。

[0015]如上所述，通過布置掃描電路以及自由地讀出和寫入保存在半導體集成電路的FF中的數據值，變得容易確定內部電路是否很好地工作。但是，另一方面，在處理安全數據例如密碼的LSI中可能出現下面的故障。

[0016]1.通過讀出FF的數據值而抽出安全數據是可能的。

[0017]2.通過寫入不同的數據值而重寫安全數據是可能的。

[0018]3.控制內部存儲單元(RAM)，并且通過操作FF的數據值而讀出和寫入數據是可能的。

[0019]將顯示用于預備上面情形的常規例子，它是防止通過欺騙性方式讀出或重寫入存儲在LSI中的安全數據的半導體集成電路，同時能夠通過使用掃描電路檢測該半導體集成電路。

[0020]屬于日本專利并在圖7中顯示的日本專利申請公開2004-117029號作為上述常規例子。

[0021]圖7沒有說明對應于圖6中所示的內部電路601的電路系統，即在正常操作中使用的邏輯電路系統。換句話說，圖7僅說明與具有增強的安全功能的掃描電路直接相關的部位。

[0022]半導體集成電路具有電路707，電路707觀察在正常操作模式與通過使用掃描電路檢測半導體集成電路的檢測模式之間切換的掃描模式信號的條件，并且當掃描模式狀態改變時復位FF的數據值。

[0023]半導體集成電路也具有訪問禁止單元718，當上述模式信號顯示檢測模式時它禁止對內部RAM的訪問。

[0024]半導體集成電路還具有提供有偽FF的輸出控制單元715，偽FF在檢測模式中輸出所提供數據，并且在正常操作模式中禁止所提供數據的輸出。

[0025]如上所示，圖7中的配置顯示下面的效果。

[0026]圖8說明顯示操作的波形圖。