[發明專利]程序代碼的并行性的分析方法和系統

有效

• 申請號: 200710109089.5
• 申請日: 2007-06-18
• 公開（公告）號: CN101329638A
• 公開（公告）日: 2008-12-24
• 發明（設計）人: 馮博;閻蓉;王鯤;王華勇
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F9/45
• 分類號: G06F9/45;G06F9/455
• 代理公司: 北京市中咨律師事務所
• 代理人: 李崢;于靜

技術領域

本發明涉及數據處理領域，具體地，涉及用于多核體系結構的基于模 擬的程序代碼的并行性的分析方法和系統以及用于跟蹤程序代碼的執行過 程的模擬器。

背景技術

隨著對于計算機的應用需求的不斷提高，單個處理器的能力(主頻、 線寬等)也隨之不斷地增長。但是，可以預見，這樣的單個處理器的能力 提升終究會達到物理極限。從而，在單個處理器的能力增長到一定程度時， 為了繼續獲得更高的微處理器性能，自然不得不向更寬的方向發展。推動 微處理器性能不斷提高的因素主要是半導體工藝技術的飛速進步和處理器 體系結構的不斷發展。目前的半導體工藝技術已可使微處理器集成的晶體 管數目達到數億個，能夠確保微處理器的結構向更加復雜的方向發展。從 而，在這樣的技術發展和應用需求之下，多核(多處理器)體系結構便成 為了必然產物。

多核體系結構通過在一個芯片上集成多個微處理器核心來提高程序執 行的并行性。每個微處理器核心實質上都是一個相對簡單的單線程微處理 器或者比較簡單的多線程微處理器。在多核體系結構中，多個微處理器核 心可以并行地執行任務，因而具有較高的線程級并行性。并且，多核體系 結構通過采用相對簡單的微處理器作為處理器核心，能夠得到高主頻、設 計和驗證周期短、控制邏輯簡單、擴展性好、易于實現、功耗低、通信延 遲低等優點。從而，在今后的發展趨勢上，無論是移動與嵌入式應用、桌 面應用還是服務器應用，都將采用多核體系結構。

但是，在多核體系結構帶來了如此多的好處的同時，它也對系統和程 序設計等方面提出了挑戰。也就是說，由于多核體系結構在單個處理器內 封裝了多個處理器“執行核”，所以只要軟件設計合理，就能夠支持軟件 的多個線程的完全并行執行。從而，這樣的多核體系結構的設計概念迫使 軟件開發朝并行化方向發展，以便充分發揮多核體系結構的優勢。

但是，在x86架構下，應用程序的開發者還停留在單線程的開發模式 下，隨著多核體系結構逐漸應用在PC、Server、嵌入式系統和游戲控制臺 等中，x86架構下的傳統的順序程序設計概念終將被并發和同步所打破。 尤其對于異構存儲器限制系統那樣的CELL多核體系結構(每個處理器核 具有有限的256K字節本地存儲器)的程序設計者來說，更要適應從順序 到并行的程序設計概念的轉變。也就是說，程序設計者必須學會如何為 CELL這樣的多核體系結構設計應用程序，即學會如何進行并行程序設計。 但是，在并行程序設計中，程序代碼中的各函數的并行性識別及并行任務 的劃分通常被認為是一種極其依賴于程序設計者的領域知識、經驗和對于 體系結構的了解的技術。沒有足夠的工具支持，并行性分析及任務劃分會 極大地降低整個并行軟件開發的效率。

因此，需要設計出一種高效、準確的程序代碼的并行性的分析技術， 來幫助并行程序設計者更有效地針對多核體系結構進行程序代碼的并行性 的分析以及任務的劃分，從而提高并行軟件開發的效率。

發明內容

本發明正是鑒于上述現有技術中的問題而提出的，其目的在于提供一 種基于模擬的程序代碼的并行性的分析方法和系統以及用于跟蹤程序代碼 的執行過程的模擬器，以便通過模擬程序代碼的順序執行來收集其執行信 息，并根據所收集的執行信息對該程序代碼進行并行性的分析，來幫助程 序設計者更有效地針對多核體系結構進行該程序代碼的并行任務的劃分， 從而提高并行軟件開發的效率。

根據本發明的一個方面，提供一種程序代碼的并行性的分析方法，包 括：模擬程序代碼的順序執行，以跟蹤該程序代碼的執行過程；以及根據 對上述程序代碼的執行過程的跟蹤結果，對上述程序代碼進行并行性的分 析。

根據本發明的另一個方面，提供一種用于跟蹤程序代碼的執行過程的 模擬器，包括：模擬的執行環境，用于模擬程序代碼能夠在其中順序執行 的目標系統的執行環境；以及執行過程跟蹤單元，用于跟蹤上述程序代碼 在上述模擬執行環境中的順序執行過程，以獲得該程序代碼的執行信息。

根據本發明的另一個方面，提供一種程序代碼的并行性的分析系統， 包括：上述的用于跟蹤程序代碼的執行過程的模擬器；以及并行性分析單 元，用于根據上述模擬器所獲得對程序代碼的執行過程的跟蹤結果，對該 程序代碼進行并行性的分析。

附圖說明

相信通過以下結合附圖對本發明具體實施方式的說明，能夠使人們更 好地了解本發明上述的特點、優點和目的。