[發明專利]一種分裂槽柵快閃存儲器及其制備方法有效
| 申請號: | 200710105964.2 | 申請日: | 2007-06-05 |
| 公開(公告)號: | CN101110449A | 公開(公告)日: | 2008-01-23 |
| 發明(設計)人: | 周發龍;吳大可;黃如;張興 | 申請(專利權)人: | 北京大學 |
| 主分類號: | H01L29/792 | 分類號: | H01L29/792;H01L29/423;H01L27/115;H01L21/336;H01L21/28;H01L21/8247 |
| 代理公司: | 北京君尚知識產權代理事務所 | 代理人: | 賈曉玲 |
| 地址: | 100871*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 分裂 槽柵快 閃存 及其 制備 方法 | ||
技術領域
本發明屬于超大規模集成電路中的非揮發性半導體存儲器技術領域,具體涉及一種分裂槽柵快閃存儲器及其制備方法。
背景技術
半導體存儲器是半導體產業的重要組成部分,隨著各種移動設備中對數據存儲要求的日益增大,對能在斷電情況下仍然保存數據的非揮發性半導體存儲器的需求也越來越大??扉W存儲器(Flash?Memory,可以簡稱為閃存)是發展最快的非揮發性半導體存儲器。從二十世紀八十年代第一個閃存產品問世以來,隨著技術的發展,它被廣泛用于手機、筆記本電腦、掌上電腦和U盤等移動通訊設備和個人電腦中。如今閃存已經占據了非揮發性半導體存儲器的大部分市場份額。研制高存儲密度、高可靠性和低功耗、低工作電壓的閃存,都是閃存技術發展的重要推動力。
浮柵閃存(Floating?Gate?Flash?Memory)是現在實際應用最廣的閃存技術,因為和傳統CMOS工藝兼容、結構簡單等優點得到迅猛發展。但是隨著閃存單元尺寸的急劇縮小,浮柵閃存的等比例縮小面臨巨大挑戰,特別是65nm技術節點后,浮柵閃存越來越難于滿足低功耗、低電壓、高可靠性要求,其中最重要的制約因素是可靠性要求。浮柵閃存的存儲電荷在多晶硅浮柵中連續分布,當隧穿氧化層中有泄漏通道時,浮柵所有存儲電子都可從這個通道丟失;因此,隧穿氧化層不能按等比例縮小要求持續減薄。為保證至少10年數據保持能力,隧穿氧化層最薄為8~9nm。厚的隧穿氧化層限制了工作電壓的降低,也降低了柵控能力、導致短溝道效應惡化、限制了尺寸的縮小和存儲密度的進一步提高。
在這種情況下,分離陷阱(Discrete?Trap)閃存受到越來越多的關注和研究。與浮柵閃存不同,分離陷阱閃存利用電荷存儲層—氮化硅中的分離陷阱來存儲電荷。由于陷阱的能級在電荷存儲層中是分離且受限的,因此存儲電荷不能自由移動;當電荷存儲層周圍的氧化層中有泄漏通道時,只有附近陷阱的電荷才能泄漏。因此,分離陷阱閃存的保持能力有很大提高;可采用更薄的隧穿氧化層,降低工作電壓和提高其等比例縮小能力。為了進一步提高分離陷阱閃存的存儲密度,利用氮化硅的分離陷阱這一特性,電荷可區域化存儲在氮化硅陷阱層的兩端,即形成每單元可存兩位數據的NROM閃存,如文獻1所示(B.Eitan,P.Pavan,I.Bloom,et?al.,“NROM:A?novel?localized?trapping,2-bit?nonvolatile?memory?cell,”IEEE?Electron?Device?Lett.,vol.21,Nov.2000,pp.543-545)。
然而,文獻1的這種常規平面NROM閃存,如圖1所示,其柵長的等比例縮小仍然受到兩個方面的限制:(1)為了抑制電荷存儲層—氮化硅兩端的存儲數據之間的串擾、使兩位數據有效分開,柵長不能太?。?2)為了抑制溝道熱電子編程注入(Channel?Hot?ElectronInjection,CHEI)可能導致的同一位線非選中單元的源漏穿通效應,也會限制柵長的縮小。這兩個因素限制了NROM閃存單元面積的縮小,即限制了存儲密度的進一步提高;根據2006年的國際半導體技術發展藍圖(ITRS’2006),即使到了35nm技術節點,NROM閃存的柵長的要求仍然大于140nm(對應的有效溝道長度約110nm)。同時,常規平面NROM閃存的CHEI編程的注入效率差、編程功耗大的缺點,也限制了NROM閃存在低功耗方面的應用。
發明內容
針對上述NROM閃存的問題,為了提高分離陷阱閃存的編程注入效率、降低功耗,提高柵長的等比例縮小的能力,進一步提高存儲密度,本發明提出了一種分裂槽柵快閃存儲器。
一種分裂槽柵快閃存儲器,該快閃存儲器基于平面結構,溝道的上面為包括隧穿氧化層、氮化硅陷阱層和阻擋氧化層的柵堆棧結構,柵堆棧結構的上面為多晶硅控制柵,n+源和漏的表面與溝道中間的表面平行,溝道的兩端與n+源和漏之間,各有一個完全相同的溝槽,溝槽的正下方包括一部分的溝道和一部分的n+源或漏;在溝道的區域形成分裂槽柵結構,器件的溝道由兩端的與溝槽對應的兩個非平面溝道和中間的平面溝道組成,多晶硅控制柵和柵堆棧結構完全覆蓋溝槽和溝道,多晶硅控制柵有兩個與溝槽對應的突出部。
所述的溝槽的寬度為30nm~40nm、深度為30nm~60nm。
所述n+源和漏的結深與溝槽的深度相同。
所述的分裂槽柵結構的溝道,可以使得有效溝道長度增大、比柵長大30nm~60nm。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京大學,未經北京大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710105964.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種發光二極管的混光元件制造
- 下一篇:配裝保溫苯塊的六面復合磚
- 同類專利
- 專利分類





