[發明專利]具有模擬晶體管的半導體器件及其制造方法

有效

• 申請號: 200710105057.8
• 申請日: 2007-05-22
• 公開（公告）號: CN101079422A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 上野哲嗣;李化成;李浩
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L27/12;H01L21/8238;H01L21/84
• 代理公司: 北京市柳沈律師事務所
• 代理人: 張波

技術領域

本發明的實施例涉及一種半導體器件及其制造方法，更具體而言，涉 及一種具有改善的閃爍噪聲特性的半導體器件。

背景技術

目前的半導體制造工藝中，器件尺寸正變得越來越小。由于這種尺寸 減小，正在研發提高電子和空穴的遷移率的方法。一種這樣的方法在半導 體的溝道區域中引起應變。然而，應變模擬MOS晶體管(strained?analog?MOS transistor)易于表現出劣化的閃爍噪聲特性。即使應變技術可以具有提高模 擬MOS晶體管的互導和截止頻率特性的效能，其也不是提高電子和空穴的 遷移率的最有效的方法。特別是，在包括數字和模擬MOS晶體管以提供完 全集成功能的大規模集成電路(LSI)中，將應變技術同時應用到數字MOS 晶體管和模擬MOS晶體管兩者可能是不適宜的。因此，需要能夠通過改善 操作和噪聲特性兩者來實現協同作用的半導體器件。

發明內容

本發明的示例性實施例有關于一種半導體器件，該器件含有襯底，設 置在所述襯底上的模擬NMOS晶體管，以及設置在所述襯底上的壓縮應變 溝道模擬PMOS晶體管。第一蝕刻停止襯層(ESL)覆蓋所述NMOS晶體 管，第二ESL覆蓋所述PMOS晶體管，其中在500Hz的頻率，與參考未應 變溝道模擬NMOS和PMOS晶體管的閃爍噪聲功率相比，與所述NMOS 和PMOS晶體管相關的閃爍噪聲功率的相對測量分別小于1。

附圖說明

圖1示出了用于評估根據本發明實施例的模擬MOS晶體管的噪聲功率 特性的參考未應變溝道模擬MOS晶體管的截面圖；

圖2示出了根據本發明一實施例的半導體器件的壓縮應變溝道模擬 PMOS晶體管的截面圖；

圖3-5示出了根據本發明實施例的半導體器件的模擬NMOS晶體管 的截面圖；

圖6示出了利用等離子體增強化學氣相沉積(CVD)方法形成的SiON 層的應力測量與氫濃度測量之間關系的曲線；

圖7-11表示了用于確定影響閃爍噪聲的因素的實驗數據；

圖12A-12E示出了用于解釋半導體器件的制造方法的截面圖；

圖13示出了引發壓縮應變的SiON層的氫濃度的紅外線(IR)測量與 引發拉伸應變的SiON層的氫濃度的IR測量之間關系的曲線；以及

圖14示出了用于解釋根據本發明一實施例的半導體器件的制造方法的 截面圖，所述半導體器件包括具有通過壓縮應變柵極而被拉伸性地應變的 溝道的NMOS器件。

具體實施方式

現將參照附圖更充分地描述本發明，附圖中示出了本發明的優選實施 例。然而，本發明可以以多種不同形式實施，而不應解釋為僅限于在此描 述的實施例。而且，提供這些實施例是為了使本公開透徹而完全，并將本 發明的范圍充分告知本領域技術人員。在圖中，通篇用相同的附圖標記表 示相同的元件。

圖1-5示出了半導體器件的示意圖，所述半導體器件包括應變溝道模 擬PMOS晶體管2100(圖2)和應變或未應變溝道模擬NMOS晶體管3100、 4100和5100(圖3-5)的各種組合。通過向典型的溝道施加壓縮或拉伸應 力來得到應變溝道從而能夠改變載流子(電子或空穴)的遷移率μ。在與參 考未應變溝道模擬PMOS晶體管2000相同的頻率的閃爍噪聲功率相比， PMOS晶體管2100的500Hz頻率下的閃爍(1/f)噪聲功率(Svg(V2/Hz))的 相對測量小于1。類似地，在與參考未應變溝道模擬NMOS晶體管1000相 同的頻率下與閃爍噪聲功率相比，NMOS晶體管3100、4100和5100的500Hz 頻率下的閃爍噪聲功率的相對測量也小于1。因此，PMOS晶體管2100和 NMOS晶體管3100、4100、5100的閃爍噪聲特性不小于參考未應變溝道模 擬PMOS晶體管200和NMOS晶體管1000的閃爍噪聲特性。