[發明專利]檢測系統、檢測方法以及檢測裝置

無效

• 申請號: 200710104792.7
• 申請日: 2007-04-27
• 公開（公告）號: CN101155304A
• 公開（公告）日: 2008-04-02
• 發明（設計）人: 劉明倫;邱榮梁
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N7/24
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

1.一種檢測系統，用以檢測符號流中的規律出現的符元值，其特征在于，上述符元值代表預定值并且具有預定比特長度，且上述規律出現的符元值的周期為N比特，上述檢測系統包括：

檢測器，用以接收來自上述符號流的比特，將上述比特與先前接收的比特合并以形成復數個檢測比特，將上述檢測比特與上述預定值執行比較，并且當上述檢測比特等于上述預定值時產生一檢測信號，其中上述檢測信號具有上述預定比特長度；

第一存儲器陣列，具有K個存儲單元；

第一指針，該第一指針最初指向上述第一存儲器陣列的第一存儲單元，接下來，當接收一比特時，上述第一指針指向上述第一存儲器陣列的下一個存儲單元，并且當上述第一指針指向上述第一存儲器陣列的第K個存儲單元時，上述第一指針接著指向上述第一存儲器陣列的第一存儲單元，且當接收上述檢測信號時，將上述第一指針所指的存儲單元的計數值增加1；

第二存儲器陣列，具有W個存儲單元；

第二指針，該第二指針最初指向上述第二存儲器陣列的第一存儲單元，接下來，當接收符號時，上述第二指針指向上述第二存儲器陣列的下一個存儲單元，并且當上述第二指針指向上述第二存儲器陣列的第W個存儲單元時，上述第二指針接著指向上述第二存儲器陣列的第一存儲單元，且當接收上述檢測信號時，將上述第二指針所指的存儲單元的計數值增加1；以及

處理器，用以根據上述第一存儲器陣列與第二存儲器陣列的計數值判斷是否檢測出上述規律出現的符號值。

2.如權利要求1所述的檢測系統，其特征在于，上述預定比特長度為8比特。

3.如權利要求1所述的檢測系統，其特征在于，上述K與W的乘積為N。

4.如權利要求3所述的檢測系統，其特征在于，上述處理器于上述第一存儲器陣列的一個存儲單元的計數值超過第一臨界值且上述第二存儲器陣列的一個存儲單元的計數值超過第二臨界值時判斷是否檢測出上述規律出現的符元值。

5.如權利要求4所述的檢測系統，其特征在于，上述處理器還根據下列公式計算上述規律出現的符元值的位置，計算公式如下：

w+W*(k-1)

其中k代表上述第一存儲器陣列中的第k個存儲單元的計數值超過上述第一臨界值，且w代表上述第二存儲器陣列中的第w個存儲單元的計數值超過上述第二臨界值。

6.如權利要求4所述的檢測系統，其特征在于，上述處理器還根據下列公式計算上述規律出現的符元值的位置，計算公式如下：

k+K*(w-1)

其中k代表上述第一存儲器陣列中的第k個存儲單元的計數值超過上述第一臨界值，且w代表上述第二存儲器陣列中的第w個存儲單元的計數值超過上述第二臨界值。

7.如權利要求4所述的檢測系統，其特征在于，上述符號流為一MPEG-2傳輸流，且上述預定值為47_hex。

8.一種檢測系統，用以檢測符號流中的規律出現的符元值，其特征在于，每個符號值代表預定值，且上述規律出現的符元值的周期為N比特，所述的檢測系統包括：

檢測器，用以接收來自上述符號流的比特，將上述比特與先前接收的比特合并以形成復數個檢測比特，將上述檢測比特與上述預定值執行比較，并且當上述檢測比特等于上述預定值時產生檢測信號，其中上述檢測信號具有上述預定比特長度；

記數器，當接收比特時增加計數值；

第一存儲器陣列，具有K個存儲單元，其中每個存儲單元儲存計數值；

第二存儲器陣列，具有W個存儲單元，其中每個存儲單元是儲存計數值；

處理器，耦接至上述檢測器、計數值以及第一存儲器陣列與第二存儲器陣列，將上述計數值除以K產生的余數作為第一索引，以及將上述計數值除以W所產生的余數作為第二索引，并且當上述處理器接收檢測信號時，增加上述第一存儲器陣列中與上述第一索引有關的存儲單元的計數值，以及增加上述第二存儲器陣列中與上述第二索引有關的存儲單元的計數值，并且處理器根據上述第一存儲器陣列與第二存儲器陣列的計數值判斷是否檢測出上述規律出現的符元值。

9.如權利要求8所述的檢測系統，其特征在于，上述K與W的乘積為N。