[發明專利]系統控制器、同地址請求隊列預防方法及其信息處理設備

有效

• 申請號: 200710103956.4
• 申請日: 2007-05-17
• 公開（公告）號: CN101127010A
• 公開（公告）日: 2008-02-20
• 發明（設計）人: 石冢孝治;植木俊和;畑井田誠;山本崇史;細川由佳;大脅威;伊藤大介
• 申請（專利權）人: 富士通株式會社
• 主分類號: G06F12/12
• 分類號: G06F12/12
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 張龍哺

1.一種系統控制器，用于在多處理器系統中控制由CPU發出的請求，該系統控制器包括：

CPU發出請求隊列，具有用于保存由該CPU發出的請求的多個條目；

輸入請求保存部，用于保存由該CPU發出的、并且由所述CPU發出請求隊列保存的、不同于高速緩存替換請求的最新請求；和

重發確定部，用以確定由該CPU發出的新請求是否被重發；

其中，所述CPU發出請求隊列包括重發必要信號輸出電路，該重發必要信號輸出電路在任一所述條目保存有一地址時輸出表示有必要重發的信號，其中該地址的預定部分與由該CPU發出的新請求的地址的預定部分匹配；

所述輸入請求保存部包括重發控制信號輸出電路，在所述新請求為高速緩存替換請求，并且所述新請求的地址的預定部分與由所述輸入請求保存部保存的請求的地址預定部分匹配，而所述新請求的地址的其它部分與由所述輸入請求保存部保存的請求的地址預定部分不匹配時，該重發控制信號輸出電路輸出用以控制重發的信號；和

所述重發確定部在所述CPU發出請求隊列輸出表示有必要重發的信號并且所述輸入請求保存部沒有輸出用以控制重發的信號時，確定所述新請求要被重發，否則所述重發確定部確定所述新請求不被重發而使得所述CPU發出請求隊列保存所述新請求。

2.如權利要求1所述的系統控制器，其中對每個CPU配置一個所述輸入請求保存部，所述輸入請求保存部保存由與其對應的CPU發出的、并且由所述CPU發出請求隊列保存的、不同于高速緩存替換請求的最新請求；和

所述重發確定部在所述CPU發出請求隊列輸出表示有必要重發的信號并且與發出所述新請求的CPU對應的所述輸入請求保存部沒有輸出用以控制重發的信號時，確定所述新請求要被重發，否則所述重發確定部確定所述新請求不被重發而使得所述CPU發出請求隊列保存所述新請求。

3.如權利要求2所述的系統控制器，其中在由所述CPU發出請求隊列保存的、與所述輸入請求保存部保存的請求相對應的請求被釋放時，所述輸入請求保存部釋放由所述輸入請求保存部保存的請求，并且不輸出用以控制重發的信號。

4.如權利要求2所述的系統控制器，其中所述輸入請求保存部具有定時器功能，并且當所述輸入請求保存部重新保存所述請求之后經過指定時間時，所述輸入請求保存部釋放由所述輸入請求保存部保存的請求，并且不輸出用以控制重發的信號。

5.一種同地址請求隊列的預防方法，該方法由系統控制器執行，該系統控制器在多處理器系統中控制由該多處理器系統中的CPU發出的請求，該系統控制器包括：CPU發出請求隊列，具有用于保存由該CPU發出的請求的多個條目；輸入請求保存部，用于保存由該CPU發出的、并且由所述CPU發出請求隊列保存的、不同于高速緩存替換請求的最新請求；和重發確定部，用于確定由該CPU發出的新請求是否要被重發；其中

在任一所述條目保存有一地址時，所述CPU發出請求隊列輸出表示有必要重發的信號，其中該地址的預定部分與由CPU發出的新請求的地址預定部分匹配；

在所述新請求為高速緩存替換請求，并且所述新請求的地址的預定部分與由所述輸入請求保存部保存的請求的地址預定部分匹配，而所述新請求的地址的其它部分與由所述輸入請求保存部保存的請求的地址預定部分不匹配時，所述輸入請求保存部輸出用以控制重發的信號；和

在所述CPU發出請求隊列輸出表示有必要重發的信號并且所述輸入請求保存部沒有輸出用以控制重發的信號時，所述重發確定部確定所述新請求要被重發，否則所述重發確定部確定所述新請求不被重發而使得所述CPU發出請求隊列保存所述新請求。

6.如權利要求5所述的同地址請求隊列的預防方法，其中對每個CPU配置一個所述輸入請求保存部，所述輸入請求保存部保存由與其對應的CPU發出的、并且由所述CPU發出請求隊列保存的、不同于高速緩存替換請求的最新請求；和

所述重發確定部在所述CPU發出請求隊列輸出表示有必要重發的信號并且與發出所述新請求的CPU對應的所述輸入請求保存部沒有輸出用以控制重發的信號時，確定所述新請求要被重發，否則所述重發確定部確定所述新請求不被重發而使得所述CPU發出請求隊列保存所述新請求。