[發明專利]電平移位電路以及使用電平移位電路的顯示器

有效

• 申請號: 200710103931.4
• 申請日: 2007-05-15
• 公開（公告）號: CN101197125A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: 張育瑞
• 申請（專利權）人: 奇景光電股份有限公司
• 主分類號: G09G5/00
• 分類號: G09G5/00
• 代理公司: 北京市柳沈律師事務所
• 代理人: 蒲邁文;黃小臨

技術領域

本發明涉及一種顯示器，尤其是涉及一種用于顯示器里的源極驅動器中的電平移位電路。

背景技術

電平移位電路是在集成電路中用于移位輸入信號的電壓電平，用以提供具有較高輸出電壓電平的輸出信號。

圖1是已知電平移位電路100的電路圖。電平移位電路100有第一P型晶體管110，第二P型晶體管120，第一N型晶體管130，以及第二N型晶體管140。電平移位電路100由第一輸入端IN1和第二輸入端IN2接收互補的輸入信號，并且將輸入信號轉換成為輸出信號，用以輸出至第一輸出端OUT1以及第二輸出端OUT2。

第一P型晶體管110的源極連接于電源VDDA，柵極連接于第一輸入端IN1，漏極連接于第二輸出端OUT2。第二P型晶體管120的源極連接于電源VDDA，柵極連接于第二輸出端OUT2，漏極連接于第一輸出端OUT1。

第一N型晶體管130的源極連接于第二供應電壓VSSA，柵極連接于第一輸入端IN1，漏極連接于第二輸出端OUT2。第二N型晶體管140的源極連接于第二供應電壓VSSA，柵極連接于第二輸入端IN2，漏極連接于第一輸出端OUT1。

由于第一P型晶體管110柵極連接于第二N型晶體管140的漏極，而且第二P型晶體管120的柵極連接于第一N型晶體管130的漏極，所以如果第一輸入信號IN1是高電壓，而第二輸入信號IN2是低電壓，則第一N型晶體管130導通，第二N型晶體管140即截止。結果是，第一輸出端OUT1耦接至VDDA，以及第二輸出端OUT2耦接至VSSA。如果第一輸入信號IN1是低電壓，而第二輸入信號IN2是高電壓，則第一N型晶體管130截止，第二N型晶體管140即導通。結果是，第一輸出端OUT1耦接至VSSA，以及第二輸出端OUT2耦接至VDDA。

然而，上述的已知電平移位電路100有一缺點，其缺點是當輸入電壓(例如IN1或IN2)過于微小時，即過渡時間將被拉長。舉例來說，當第一N型晶體管130的第一輸入端IN1是處于高邏輯電壓時(2V)，第一N型晶體管130將緩慢的導通，第一P型晶體管110則緩慢的截止。在過渡時間中，第一P型晶體管110以及第一N型晶體管130有可能同時導通，而產生漏電電流，且導致浪費電力。

發明內容

因此本發明一方面就是在提供一種改良型的電平移位電路。

根據本發明的一實施例，此電平移位電路包括一移位邏輯電路以及一邏輯控制器。移位邏輯電路可移位輸入信號的電平。邏輯控制器可在該移位邏輯電路將該輸入信號移位電平之前先重設移位邏輯電路，再啟動移位邏輯電路移位輸入信號的電平。

附圖說明

為讓本發明的上述和其它目的、特征、優點與實施例能更明顯易懂，附圖說明如下：

圖1示出了已知電平移位電路。

圖2示出了依照本發明一實施例的電平移位電路。

圖3A示出了依照本發明一實施例的顯示面板。

圖3B示出了依照本發明另一實施例的顯示面板。

附圖符號說明

100：電平移位電路?????110：第一P型晶體管

120：第二P型晶體管????130：第一N型晶體管

140：第二N型晶體管????200：電平移位電路

202：移位邏輯電路?????204：邏輯控制器

206：第一P型晶體管????208：第一N型晶體管

210：第二P型晶體管????212：第三P型晶體管

214：第二N型晶體管???216：第三N型晶體管

222：電源節點????????300：顯示面板

310：源極驅動電路????320：面板

330：移位寄存器??????340：鎖存電路

350：電平移位電路????360：數字模擬轉換器

370：源極驅動電路????380：電平移位電路

具體實施方式

請參考圖2，其繪示依照本發明一實施例的電平移位電路200。電平移位電路200包括一移位邏輯電路202以及一邏輯控制器204。移位邏輯電路可接收輸入信號，并移位輸入信號的電平，而產生對應的高電壓輸出信號。移位邏輯電路202具有一電源節點222連接于邏輯控制器204。邏輯控制器204是由一致能信號ENLS所控制，用于傳送第一供應電壓VDDA或第二供應電壓VSSA至移位邏輯電路202。第一供應電壓VDDA高于第二供應電壓VSSA。