[發明專利]非易失存儲器集成電路器件及其制造方法

有效

• 申請號: 200710103469.8
• 申請日: 2007-05-18
• 公開（公告）號: CN101075620B
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 田喜錫;韓晶昱;柳鉉基;李龍圭
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L23/528;H01L21/8247;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陶鳳波

1.一種非易失存儲器集成電路器件，包括：

具有排列為矩陣形式的多個基本矩形場區的半導體襯底，所述基本矩形 場區的每個的短邊和長邊分別平行于矩陣的行方向和列方向；

字線和選擇線，在所述半導體襯底上平行于矩陣的行方向延伸，字線穿 過排列在矩陣的行方向的基本矩形場區，且選擇線與排列在矩陣的行方向的 基本矩形場區部分重疊，從而基本矩形場區的長邊的重疊部分和重疊的基本 矩形場區的重疊的短邊位于選擇線下；和

浮置結區，形成于所述半導體襯底內在字線和選擇線之間；位線結區， 相對于字線與浮置結區相對形成；和公共源極區，相對于選擇線與浮置結區 相對形成。

2.根據權利要求1所述的非易失存儲器集成電路器件，其中，假設重 疊的基本矩形場區的每個的長邊的重疊部分的長度是“a”且基本矩形場區 的深度是“b”，則a≤b。

3.根據權利要求1所述的非易失存儲器集成電路器件，其中所述半導 體襯底為第一導電類型，且包括形成于半導體襯底內的第二導電類型的第一 阱，和形成于第一阱內的第一導電類型第二阱。

4.根據權利要求3所述的非易失存儲器集成電路器件，其中所述浮置 結區、位線結區和公共源極區形成于第二阱內。

5.根據權利要求1所述的非易失存儲器集成電路器件，其中每條選擇 線具有堆疊結構，其中堆疊了彼此電互連的多個導電膜。

6.根據權利要求5所述的非易失存儲器集成電路器件，其中導電膜通 過對接接觸彼此電互連。

7.根據權利要求1所述的非易失存儲器集成電路器件，其中浮置結區 形成得比位線結區和公共源極區淺。

8.根據權利要求7所述的非易失存儲器集成電路器件，其中每個位線 結區和公共源極區具有輕摻雜漏極結構，其中將低濃度雜質淺摻雜且將高濃 度雜質深摻雜，且浮置結區用低濃度雜質淺摻雜。

9.一種非易失存儲器集成電路器件的制造方法，所述方法包括：

提供其中多個基本矩形場區排列為矩陣形式的半導體襯底，每個基本矩 形場區的短邊和長邊分別平行于矩陣的行方向和列方向；

形成字線和選擇線，字線和選擇線在半導體襯底上平行于矩陣的行方向 延伸，其中字線穿過排列在矩陣的行方向的多個基本矩形場區，且選擇線與 排列在矩陣的行方向的基本矩形場區部分重疊，從而基本矩形場區的長邊的 重疊部分和基本矩形場區的重疊的短邊位于選擇線下；和

形成浮置結區，其形成于半導體襯底內在字線和選擇線之間；形成位線 結區，其相對于字線與浮置結區相對形成；和形成公共源極區，相對于選擇 線與浮置結區相對形成。

10.根據權利要求9所述的方法，其中，假設重疊的基本矩形場區的每 個的長邊的重疊部分的長度是“a”且基本矩形場區的深度是“b”，則a≤b。

11.根據權利要求9所述的方法，還包括在半導體襯底內形成與半導體 襯底的導電類型不同的第一阱，和在第一阱內形成與第一阱的導電類型不同 的第二阱。

12.根據權利要求11所述的方法，其中所述浮置結區、位線結區和公 共源極區形成于第二阱內。

13.根據權利要求9所述的方法，其中形成字線和選擇線包括：

順序在半導體襯底上形成第一導電膜和介電層；

首次構圖所述介電層和第一導電膜以形成介電層圖案和第一導電膜圖 案；

在首次構圖的所得物上形成第二導電膜；且

二次構圖所述第二導電膜、介電層圖案和第一導電膜圖案。

14.根據權利要求9所述的方法，其中形成浮置結區、位線結區和公共 源極區包括：

利用字線和選擇線作為掩模采用低能注入低濃度雜質；

在字線和選擇線的側壁上形成間隙壁；和

利用其中形成了間隙壁的字線和位線作為掩模，采用高能注入高濃度雜 質。