[發明專利]半導體存儲裝置

無效

• 申請號: 200710101295.1
• 申請日: 2000-03-17
• 公開（公告）號: CN101089999A
• 公開（公告）日: 2007-12-19
• 發明（設計）人: 向井秀夫;中川薰
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C29/00
• 分類號: G11C29/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王以平

1.一種半導體存儲裝置，其特征是具備：

把存儲單元陣列分割成多個而成的多個標準存儲體；

在為置換上述存儲單元陣列的不合格存儲單元而設置的一個備用存儲體中匯總地配置的第1冗余單元陣列，該第1冗余單元陣列被選擇性地分配給上述多個標準存儲體；

與上述多個標準存儲體對應地設置的多個第2冗余單元陣列；

與上述多個標準存儲體對應地設置，用輸入地址對上述存儲單元陣列的行、列進行選擇的標準譯碼器；

選擇驅動上述第1冗余單元陣列的第1備用譯碼器；

對應地選擇驅動上述多個第2冗余單元陣列的多個第2備用譯碼器；

供給驅動控制上述第1備用譯碼器的第1置換控制信號的第1置換控制信號線；

供給驅動控制上述多個第2備用譯碼器的第2置換控制信號的第2置換控制信號線；

預先存儲好不合格存儲單元的地址與上述第1冗余單元陣列或第2冗余單元陣列之間的對應關系信息，并根據所存儲的上述不合格存儲單元的地址與輸入地址之間的一致檢測結果和與上述第1冗余單元陣列或第2冗余單元陣列之間的對應關系信息，選擇性地輸出上述第1置換控制信號或第2置換控制信號的多個第1存儲電路；

在上述第1置換控制信號線和第2置換控制信號線中的任何一條為激活狀態時把上述標準譯碼器控制為非激活狀態的控制電路。

2.權利要求1所述的半導體存儲裝置，其特征是：

上述第1存儲電路具備：

預先存儲上述不合格存儲單元的地址和上述第1冗余單元陣列或第2冗余單元陣列之間的對應關系信息的第1存儲裝置；

根據上述第1存儲裝置的存儲信息，輸出表示該第1存儲電路與上述第1冗余單元陣列對應的上述第1置換控制信號、或表示該第1存儲電路與上述第2冗余單元陣列對應的上述第2置換控制信號的第1輸出電路。

3.權利要求2所述的半導體存儲裝置，其特征是：

上述第1存儲裝置具備：

與切斷/非切斷狀態對應地存儲不合格存儲單元的地址的各個位數據的多個第1熔絲器件；

與切斷/非切斷狀態對應地存儲用來指定可否選擇上述第1冗余單元陣列的1位數據的第2熔絲器件；

與切斷/非切斷狀態對應地存儲用來指定可否選擇上述第2冗余單元陣列的1位數據的第3熔絲器件；

上述第1輸出電路具備：

對所存儲的上述不合格存儲單元的地址和輸入地址進行比較的比較電路；

進行上述比較電路的比較輸出和上述第2熔絲器件的存儲數據之間的邏輯處理，輸出上述第1置換控制信號的第1與門電路；

進行上述比較電路的比較輸出和上述第3熔絲器件的存儲數據之間的邏輯處理，輸出上述第2置換控制信號的第2與門電路。

4.一種半導體存儲裝置，其特征是具備：

把存儲單元陣列分割成多個而成的多個標準存儲體；

在為置換上述存儲單元陣列的不合格存儲單元而設置的多個備用存儲體中配置的多個第1冗余單元陣列，該第1冗余單元陣列被選擇性地分配給上述多個標準存儲體；

與上述多個標準存儲體對應地設置的多個第2冗余單元陣列；

與上述多個標準存儲體對應地設置，用輸入地址進行上述存儲單元陣列的行、列的選擇的標準譯碼器；

對應地選擇驅動上述多個第1冗余單元陣列的多個第1備用譯碼器；

對應地選擇驅動上述多個第2冗余單元陣列的多個第2備用譯碼器；

供給擇一性地驅動控制上述多個第1備用譯碼器的第1置換控制信號的多條第1置換控制信號線；

供給驅動控制上述多個第2備用譯碼器的第2置換控制信號的第2置換控制信號線；

預先存儲不合格存儲單元的地址和上述多個第1冗余單元陣列或第2冗余單元陣列之間的對應關系信息，且根據所存儲的上述不合格存儲單元的地址和輸入地址之間的一致檢測結果及與上述多個第1冗余單元陣列或第2冗余單元陣列之間的對應關系信息，選擇性地輸出上述第1置換控制信號或第2置換控制信號的多個第1存儲電路；

在上述多條第1置換控制信號線和第2置換控制信號線中的任何一條為激活狀態時把上述標準譯碼器控制為非激活狀態的控制電路。