[發(fā)明專利]一種8-bit單CPU的SoC多功能評估系統(tǒng)及方法

無效

• 申請?zhí)枺?/td>: 200710099329.8
• 申請日: 2007-05-16
• 公開（公告）號: CN101101611A
• 公開（公告）日: 2008-01-09
• 發(fā)明（設(shè)計）人: 許立群;李哲英;鈕文良;姜余祥;周小龍;趙俊良;王淑英;陳婷婷;劉佳;申功邁;韓璽;王健健;劉翔;韓大盺;孫旭
• 申請（專利權(quán)）人: 北京聯(lián)合大學(xué)
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京紀凱知識產(chǎn)權(quán)代理有限公司
• 代理人: 徐寧

技術(shù)領(lǐng)域

本發(fā)明涉及一種評估系統(tǒng)及方法，特別是關(guān)于一種在芯片制造之前對SoC進行評估的8-bit單CPU的SoC多功能評估系統(tǒng)及方法。

背景技術(shù)

在單CPU(Central?Processing?Unit，中央處理器)的SoC(System?on?a?Chip，片上系統(tǒng))設(shè)計中，一個重要任務(wù)就是對所設(shè)計的系統(tǒng)進行評估，如果能夠在芯片制造之前對SoC進行硬件評估(硬件模擬)，可以極大的提高芯片制造的成功率。8-bit單片機是目前最常用的基本電子器件。8-bit單片機的特點是具有8-bitCPU和相應(yīng)的用戶專用外圍電路，從而形成一個獨立的數(shù)字系統(tǒng)。對于8-bit單CPU的SoC器件來說，利用8-bit單片機構(gòu)成與所設(shè)計的8-bit單CPU的SoC具有相同結(jié)構(gòu)的硬件系統(tǒng)，具有針對性的硬件系統(tǒng)，實現(xiàn)SoC芯片制造前的系統(tǒng)級和電路級模擬，從而對所設(shè)計的8-bit單CPU的SoC進行軟件與硬件的整體評估。如果使用專門的硬件系統(tǒng)進行評估，由于SoC的結(jié)構(gòu)與應(yīng)用目的有關(guān)，所使用的IP核(Intellectual?Property核，知識產(chǎn)權(quán)核)也不盡相同，則系統(tǒng)勢必比較復(fù)雜，同時，也會產(chǎn)生干擾，影響評估結(jié)果。

發(fā)明內(nèi)容

針對上述問題，本發(fā)明的目的是在SoC芯片制造前，提供一種基于模塊與總線結(jié)構(gòu)的8-bit單CPU的SoC多功能評估系統(tǒng)及方法。

為實現(xiàn)上述目的，本發(fā)明采取以下技術(shù)方案：一種8-bit單CPU的SoC多功能評估系統(tǒng)，其特征在于：它包括FPGA系統(tǒng)板和供電電源模塊，所述FPGA系統(tǒng)板上預(yù)置有插設(shè)FPGA的插座和若干功能模塊的接口；所述FPGA插座插接有FPGA芯片，所述接口對應(yīng)插接有顯示模塊、鍵盤模塊、存儲器模塊、通信接口模塊、網(wǎng)絡(luò)接口模塊、通用接口模塊和應(yīng)用系統(tǒng)總線模塊中的一塊或一塊以上，所述供電電源模塊分別連接FPGA系統(tǒng)板和所述功能模塊。

所述FPGA系統(tǒng)板上預(yù)置有A/D轉(zhuǎn)換模塊的接口，所述接口上插接有A/D轉(zhuǎn)換模塊，所述A/D轉(zhuǎn)換模塊連接所述電源模塊。

所述FPGA系統(tǒng)板上預(yù)置有D/A轉(zhuǎn)換模塊的接口，所述接口上插接有D/A轉(zhuǎn)換模塊，所述D/A轉(zhuǎn)換模塊連接所述電源模塊。

所述FPGA系統(tǒng)板上同時預(yù)置有A/D轉(zhuǎn)換模塊的接口和D/A轉(zhuǎn)換模塊的接口，所述接口上插接有A/D轉(zhuǎn)換模塊和D/A轉(zhuǎn)換模塊，所述A/D轉(zhuǎn)換模塊和D/A轉(zhuǎn)換模塊連接所述電源模塊。

一種8-bit單CPU的SoC多功能評估方法，它包括以下操作步驟：

(1)把用戶設(shè)計的8-bit單CPU的SoC所需要CPU寫入FPGA；

(2)把所述FPGA插入FPGA系統(tǒng)板上的FPGA插座；

(3)根據(jù)用戶設(shè)計的SoC的要求，通過接插線把相應(yīng)的模塊連接到FPGA系統(tǒng)板上相應(yīng)的模塊接口，組成與用戶設(shè)計的SoC相同的硬件電路；

(4)運行用戶設(shè)計的SoC系統(tǒng)；

(5)根據(jù)運行結(jié)果得出評估結(jié)論，如果用戶設(shè)計的SoC運行正常，工作指標達到預(yù)計的要求，表明所述用戶設(shè)計的SoC可以進行芯片制造，實現(xiàn)一個8-bit單CPU的SoC；如果用戶設(shè)計的SoC運行指標未達到原設(shè)計的要求，則要求用戶重新設(shè)計該SoC，并重新評估。

本發(fā)明由于采取以上技術(shù)方案，其具有以下優(yōu)點：1、由于本發(fā)明提供了具有針對性的硬件系統(tǒng)，對所設(shè)計的8-bit單CPU的SoC進行系統(tǒng)級和電路級模擬，在SoC芯片制造前，實現(xiàn)軟件與硬件的整體評估，因此，可以極大的提高系統(tǒng)設(shè)計和芯片制造的成功率，同時，還可以極大的縮短應(yīng)用系統(tǒng)的設(shè)計周期，降低系統(tǒng)成本。2、由于SoC的結(jié)構(gòu)與應(yīng)用目的有關(guān)，所使用的IP核也不盡相同，因此，如果使用專門的硬件系統(tǒng)進行評估，系統(tǒng)不但比較復(fù)雜，而且也會產(chǎn)生干擾，影響評估結(jié)果；本發(fā)明則可避免這些問題，同時通過模塊的拆分和組合實現(xiàn)評估功能的多樣化。3、由于本發(fā)明中FPGA系統(tǒng)板上預(yù)置有FPGA插座和各功能模塊的接口，所以FPGA芯片、A/D轉(zhuǎn)換(Analog/Digital轉(zhuǎn)換，模擬/數(shù)字轉(zhuǎn)換)模塊和D/A轉(zhuǎn)換(Digital/Analog轉(zhuǎn)換，數(shù)字/模擬轉(zhuǎn)換)模塊組合系統(tǒng)單獨或與其它功能模塊共同構(gòu)成完整的評估系統(tǒng)。

附圖說明

圖1是本發(fā)明總體結(jié)構(gòu)圖

圖2是實施例1結(jié)構(gòu)圖

圖3是實施例2結(jié)構(gòu)圖

圖4是實施例3結(jié)構(gòu)圖

圖5是實施例4結(jié)構(gòu)圖

圖6是實施例5結(jié)構(gòu)圖

圖7是實施例6結(jié)構(gòu)圖

圖8是實施例7結(jié)構(gòu)圖

具體實施方式