[發明專利]半導體裝置及其制造方法

有效

• 申請號: 200710097689.4
• 申請日: 2007-04-28
• 公開（公告）號: CN101064309A
• 公開（公告）日: 2007-10-31
• 發明（設計）人: 下井田良雄;星正勝;林哲也;田中秀明;山上滋春
• 申請（專利權）人: 日產自動車株式會社
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/822
• 代理公司: 北京林達劉知識產權代理事務所
• 代理人: 劉新宇;權鮮枝

技術領域

本發明涉及一種半導體裝置及其制造方法。

背景技術

作為本發明背景的傳統技術，存在專利文獻1所示的日本特開平H6-342915號公報“MOS?Type?Power?Semiconductor?DeviceIncluding?Protection?Element?and?Manufacturing?Method?Thereof(包含保護元件的MOS型功率半導體裝置及其制造方法)”中所記載的半導體裝置。專利文獻1中所記載的半導體裝置不僅包括用于釋放施加給暴露于外部的外部柵電極端子的靜電的機構，而且還包括柵電極端子中用于對柵電極進行靜電保護的具有較大表面電阻(sheet?resistance)的電阻器，從而使得可以有效地防止由于靜電而引起的柵絕緣膜(gate?insulating?film)的擊穿。

具體地，在專利文獻1中，當人體等帶有靜電的物體與半導體裝置的外部柵電極端子接觸時，通過作為用于對靜電進行放電的機構即靜電放電保護元件而設置的雙向齊納二極管(bidirectional?Zener?diode)，在旁路(bypass)柵電極的同時，將靜電從外部柵電極端子釋放到處于地電位的源電極。同時，施加給外部柵電極端子的一部分靜電通過用于防護靜電的電阻器進入柵電極，然后擴散到柵電極內部。然而，在專利文獻1所記載的傳統技術中，使形成電阻器的半導體薄膜的表面電阻大于形成柵電極的半導體薄膜的表面電阻。以這樣的一種方式，將進入了柵電極的靜電快速擴散到柵電極中以降低靜電密度，從而防止向柵絕緣膜施加高電場，并且防止了柵絕緣膜的擊穿。

發明內容

通常，為了提高半導體裝置對靜電的承受能力，需要充分增大用作靜電放電保護元件的雙向齊納二極管的接合面積，并且需要充分減小靜電放電保護元件擊穿(breakdown)后的內部電阻。而且，需要以一定的自由度設置用于防止靜電進入的電阻器，其中為了獲得這種半導體裝置的靜電承受能力可以將電阻值設置成所希望的較大值。

在上述專利文獻1的傳統技術中，目標半導體裝置是功率MOS型場效應晶體管。而且，通過使用單層多晶硅(poly-Si)層，形成作為靜電放電保護元件的雙向齊納二極管和用于防止靜電進入(即，用于保護柵電極)的保護電阻器。因此，以在有關的單層的同一層中形成的N+型多晶硅層、P+型多晶硅層和N+型多晶硅層的各側表面相互接觸的方式，通過形成PN結來構成雙向齊納二極管。因此，通過單層多晶硅(poly-Si)的厚度，調節決定雙向齊納二極管的接合部分的接合面積的高度。

而且，一般地，在半導體裝置的芯片平面(chip?plane)的布局方面，通常幾乎整個芯片平面的區域都被接地的源級單元(source?cell)區域所覆蓋，而暴露于外部且連接到柵電極的外部柵電極端子區域(即，柵極接合墊(gate?bonding?pad，GP)區域)非常小。因此，需要在外部柵電極端子區域周圍的極小的面積中，形成靜電放電保護元件的雙向齊納二極管。因此，需要在極大的程度上確保決定雙向齊納二極管的接合部分的接合面積的寬度。因此，存在以下問題：很難充分增大雙向齊納二極管的接合面積，很難充分減小靜電放電保護元件擊穿后的內部電阻，從而很難獲得足夠的半導體裝置的靜電承受能力。

同時，同樣僅通過單層的多晶硅調節由多晶硅形成的這種靜電進入保護電阻器的電阻值，因此存在以下問題：不能獲得足夠大的、能夠使電阻器的表面電阻充分大于柵電極的表面電阻且能夠使柵電極中的靜電以所希望的速度快速擴散的電阻值。

考慮到上述問題做出了本發明。本發明的目的是提供一種作為異質結場效應晶體管的半導體裝置，在該半導體裝置中，可以在不引起制造步驟大幅增加的情況下，充分增大作為靜電保護無源元件(passive?element)的靜電放電保護元件的雙向齊納二極管的接合面積，還充分增大用于防止靜電進入柵電極(用于保護柵電極)的保護電阻器的電阻值，從而使得對靜電的承受能力變大。本發明的目的還有提供一種上述半導體裝置的制造方法。

為了解決上述問題，本發明的特征在于，通過相互交疊兩層半導體區域，形成異質結晶體管的靜電保護無源元件。