[發明專利]仲裁器電路

有效

• 申請號: 200710097344.9
• 申請日: 2007-05-11
• 公開（公告）號: CN101127021A
• 公開（公告）日: 2008-02-20
• 發明（設計）人: 宮本哲生;渡部康弘
• 申請（專利權）人: 富士通株式會社
• 主分類號: G06F13/362
• 分類號: G06F13/362
• 代理公司: 北京東方億思知識產權代理有限責任公司
• 代理人: 趙淑萍

1.一種仲裁器電路，包括：

計算單元，所述計算單元基于針對請求者作出的每個請求在外部設置的優先級級別，計算每個請求的仲裁優先級系數；

比較單元，所述比較單元比較所述計算單元計算的所述仲裁優先級系數；以及

接受確定單元，所述接受確定單元基于所述比較單元的比較結果來確定是否接受所述請求。

2.如權利要求1所述的仲裁器電路，還包括優先級確定單元，當所述請求中兩個或更多個請求的仲裁優先級系數相等時，所述優先級確定單元確定接受所述兩個或更多個請求的優先級順序。

3.如權利要求1所述的仲裁器電路，還包括：

拒絕計數器，所述拒絕計數器對指示對每個請求者的請求作出的拒絕的數量的值進行計數；以及

拒絕計數器比較單元，所述拒絕計數器比較單元將所述值與閾值相比較。

4.如權利要求3所述的仲裁器電路，其中當所述值達到所述閾值時，所述拒絕計數比較單元導致中斷，并將所述中斷通知外部。

5.如權利要求3所述的仲裁器電路，其中所述拒絕計數器將與已在前一輪被確定為接受的請求的請求者相對應的值復位。

6.如權利要求1所述的仲裁器電路，其中所述計算單元還基于對每個請求者的請求作出的拒絕的數量來計算所述仲裁優先級系數。

7.如權利要求1所述的仲裁器電路，其中所述計算單元計算與已在前一輪被確定為接受的請求的被接受請求者相對應的仲裁優先級系數，同時取消考慮到對來自所述被接受請求者的請求作出的拒絕的數量而給出的值，所述數量向上計數直到所述請求被確定為接受。

8.如權利要求1所述的仲裁器電路，其中所述計算單元基于針對每個請求者在外部設置的系數來對每個請求者的仲裁優先級系數加權。

9.一種仲裁器電路，包括：

用于基于針對請求者作出的每個請求在外部設置的優先級級別，計算每個請求的仲裁優先級系數的裝置；

用于比較所述用于計算的裝置計算的所述仲裁優先級系數的裝置；以及

用于基于所述用于比較的裝置的比較結果來確定是否接受所述請求的裝置。